[发明专利]片上架构、池化计算加速器阵列、单元以及控制方法

权利要求书

1.一种池化计算加速单元，其特征在于，包括：

第一计算窗口，包括：

第一输入寄存器；

第二输入寄存器；

第一池化计算单元，连接至所述第一输入寄存器和所述第二输入寄存器的输出端；

第一输出寄存器，连接至所述第一池化计算单元的输出端；

第二计算窗口，复用所述第一计算窗口的计算资源，且所述第二计算窗口包括：

第三输入寄存器；

第二池化计算单元，连接至所述第一输出寄存器和第三输入寄存器的输出端；

第二输出寄存器，连接至所述第二池化计算单元的输出端。

2.如权利要求1所述的池化计算加速单元，其特征在于，所述池化计算加速单元应用于执行尺寸为2x2的池化计算算子时，所述池化计算加速单元的输出为第一输出寄存器；所述池化计算加速单元应用于执行尺寸为3x3的池化计算算子时，所述池化计算加速单元的输出为第二输出寄存器。

3.如权利要求1所述的池化计算加速单元，其特征在于，所述池化计算加速单元应用于步长为2的池化计算算子。

4.一种池化计算加速器阵列，其特征在于，包括至少一个池化加速器通道，每个所述池化加速器通道包括：

多组池化计算加速单元，每一组池化计算加速单元包括两个如权利要求1至3任一项所述的池化计算加速单元；

选通模块，选择将第一输出寄存器或第二输出寄存器作为所述池化计算加速单元的输出。

5.如权利要求4所述的池化计算加速器阵列，其特征在于，每一组池化计算加速单元的两个池化计算加速单元交替输出池化计算结果。

6.如权利要求4所述的池化计算加速器阵列，其特征在于，每一组池化计算加速单元的两个池化计算加速单元复用相同的输入特征数据。

7.如权利要求6所述的池化计算加速器阵列，其特征在于，

当所述输入特征数据的行数自0开始计数时，除了第0行输入特征数据之外，偶数行特征数据被相邻两组池化计算加速单元复用；

当所述输入特征数据的列数自0开始计数时，除了第0列输入特征数据之外，偶数列特征数据被每一组池化计算加速单元的两个池化计算加速单元复用，奇数列特征数据交替被每一组池化计算加速单元的两个池化计算加速单元使用。

8.一种片上架构，其特征在于，包括：

池化计算加速器，包括如权利要求4至7任一项所述的池化计算加速器阵列；

片外储存器访问接口，用于访问片外储存器；

通用处理器，用于配置所述池化计算加速器通过所述片外储存器访问接口自片外储存器读取和输入数据的地址，以及池化计算加速器的池化计算参数；

片内总线系统，用于供所述池化计算加速器、片外储存器访问接口以及通用处理器相通信。

9.一种池化计算加速器的控制方法，其特征在于，所述池化计算加速器由输入直接储存访问模块、如权利要求4至7任一项所述的池化计算加速器阵列以及输出直接储存访问模块构成，所述控制方法包括：

所述输入直接储存访问模块按片内时钟周期，依次自片外储存器搬移一列特征数据，并输入至所述池化计算加速器阵列，所搬移的一列特征数据的行数依据片上计算资源的并行算力确定；

所述池化计算加速器阵列按所述片内时钟周期，依次对由输入直接储存访问模块搬移进入的一列特征数据进行池化计算，并将池化计算结果输出至所述输出直接储存访问模块；

所述输出直接储存访问模块按所述片内时钟周期，依次将所述池化计算加速器阵列计算的池化计算结果，搬移至所述片外储存器。