[发明专利]一种调整SRAM Beta比例的方法在审
| 申请号： | 202110330232.3 | 申请日： | 2021-03-29 |
| 公开（公告）号： | CN113140515A | 公开（公告）日： | 2021-07-20 |
| 发明（设计）人： | 景旭斌 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/8244 | 分类号： | H01L21/8244 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 调整 sram beta 比例 方法 | ||
1.一种调整SRAM Beta比例的方法，其特征在于，至少包括：
步骤一、提供基底，在所述基底上形成多个相互间隔的多晶硅结构；
步骤二、在相邻的所述多晶硅结构之间的基底中以斜角注入Halo，在所述多晶硅结构两侧的基底中形成Halo注入区；同时在所述Halo注入区上方的所述基底中形成LDD区；
步骤三、在所述多晶硅结构两侧的基底中分别形成源漏极；所述源漏极较所述Halo注入区和所述LDD区远离所述多晶硅结构。
2.根据权利要求1所述的调整SRAM Beta比例的方法，其特征在于：步骤一中的所述多个多晶硅结构用于形成NMOS或PMOS的栅极。
3.根据权利要求1所述的调整SRAM Beta比例的方法，其特征在于：步骤一中的所述多个多晶硅结构的CD尺寸为22nm～52nm。
4.根据权利要求3所述的调整SRAM Beta比例的方法，其特征在于：步骤一中的所述多个多晶硅结构的CD尺寸为43nm。
5.根据权利要求2所述的调整SRAM Beta比例的方法，其特征在于：步骤一中所述多几个相互间隔的多晶硅结构中，相邻两个多晶硅结构的NMOS分别作为SRAM的下拉管和控制管。
6.根据权利要求1所述的调整SRAM Beta比例的方法，其特征在于：步骤二中所述斜角为注入时与所述多晶硅结构侧壁的夹角。
7.根据权利要求6所述的调整SRAM Beta比例的方法，其特征在于：步骤二中的所述夹角为15度～50度。
8.根据权利要求7所述的调整SRAM Beta比例的方法，其特征在于：步骤二中的所述夹角为35度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110330232.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
