[发明专利]一种SHA-less流水线ADC采样时刻误差校准系统及方法

说明书

本发明公开一种SHA‑less流水线ADC采样时刻误差校准系统，属于模拟数字转换领域，包括时钟产生模块、N个流水级模块、数字码错位相加模块、误差校准模块。其中误差校准模块包括误差检测单元和延时线校准单元；本发明还提供了相应的校准方法，误差检测单元检测第一流水级的余差输出结果，并产生控制信号控制延时线校准单元的延时，以此来调节sub‑ADC的采样时刻。经过多次迭代，使sub‑ADC的采样时刻和MDAC的采样时刻对齐，校准完成。一旦因为外界环境变化，采样时刻又出现偏差，校准模块立马就会被再次激活。本发明提供的校准方法，其校准精度高，且对于高频模拟信号可以有更高的校准精度和更短的校正时间。

技术领域

本发明涉及模拟数字转换技术领域，特别涉及一种SHA-less流水线ADC采样时刻误差校准系统及方法。

背景技术

近年来，随着社会信息技术的发展，在无线通信、高精度仪器仪表和信息传输等领域对于高速高精度ADC的要求越来越高。流水线ADC在速度、精度和功耗方面有着较好的折中，所以在高速高精度的场合应用广泛。

已有研究表明，采用无前端采样保持(SHA-less)电路，是功耗最低的流水线结构。然而SHA-less流水线ADC有一个固有的缺点，就是sub-ADC的采样电路和MDAC的采样电路之间的采样时刻偏差。这是由于在SHA-less结构的流水线中，sub-ADC和MDAC的采样网络需要同时采样动态的输入信号，因为时钟产生电路导致的误差，以及两个RC采样网络的不匹配，两者的采样结果会出现一定的偏差，这个偏差可以等效为比较器的失调电压，但这是一个动态的失调，它正比于时钟偏差量和输入信号的频率。在高频应用时，这个误差将会急剧增大，当总的误差电压超过冗余校正算法的可校正电压范围的时候，就会导致误码，从而导致ADC的转换精度急剧下降。

2007年，Pingli Huang等人在《A Gradient-Based Algorithm for SamplingClock Skew Calibration of SHA-less Pipeline ADCs》论文中提出了用两个额外的比较器检测溢出的误差电压，进而产生控制码来调节延时线的校准方法。但是这种检测方法只能检测出是否有误差电压，而不能检测出误差电压的大小，即检测精度和校准速度有限。

发明内容

本发明的目的在于提供一种SHA-less流水线ADC采样时刻误差校准系统及方法，其校准精度高，且对于高频模拟信号可以有更高的校准精度和更短的校正时间。

为解决上述技术问题，本发明提供了一种SHA-less流水线ADC采样时刻误差校准系统，包括时钟产生模块、N个流水级模块、数字码错位相加模块、误差校准模块；

所述时钟产生模块输入端连接外部时钟信号，输出端连接N个流水级模块，用于将外部时钟信号转化为N个流水级模块所需的时钟信号；

所述N个流水级模块级联，在时钟信号的控制下，将外部输入的模拟信号转化成N个流水级的数字输出信号，并传递给所述数字码错位相加模块；

所述数字码错位相加模块，将N个流水级模块的数字输出信号进行复合，产生SHA-less流水线ADC的最终数字输出信号；

所述误差校准模块，校准SHA-less流水线ADC中第一流水级sub-ADC与MDAC之间的采样时刻误差。

可选的，N个流水级模块包括第一流水级、第二流水级、第三流水级和第四流水级；每个流水级模块分别由sub-ADC和MDAC组成；其中，

第一流水级是带溢出检测位的MDAC，且采用摆幅缩减技术，即第一流水级的余差输出范围为±1/4Vref；第二流水级的输入范围为±Vref，即第二流水级sub-ADC中比较器的数目加倍。

可选的，所述误差校准模块包括误差检测单元和延时线校准单元；