[发明专利]存储器装置

说明书

本申请公开了一种存储器装置，该存储器装置包括第一焊盘、第二焊盘和双倍数据速率(DDR)测试控制器。第一焊盘可以接收写入使能信号。第二焊盘可以接收数据选通信号。DDR测试控制器连接到第一焊盘和第二焊盘，并且输出内部写入使能信号和内部数据选通信号。在存储器装置的DDR测试操作的至少一部分中，DDR测试控制器基于通过第一焊盘接收的写入使能信号来生成内部数据选通信号。

技术领域

本公开涉及电子装置，并且更具体地涉及存储器装置。

背景技术

存储器装置可以以其中串水平地布置在半导体基板上的二维结构形成，或者以其中串垂直地层叠在半导体基板上的三维结构形成。三维存储器装置是为了解决二维存储器装置的集成限制而设计的存储器装置，并且可以包括在半导体基板上垂直层叠的多个存储器单元。

可以在晶圆步骤中通过测试装置对存储器装置进行测试。在存储器装置的测试操作期间，随着连接到测试装置的存储器装置的焊盘数量的减少，可以降低测试装置的制造成本。

发明内容

根据本公开的实施方式的存储器装置可以包括第一焊盘、第二焊盘和双倍数据速率(DDR)测试控制器。第一焊盘可以接收写入使能信号。第二焊盘可以接收数据选通信号。DDR测试控制器可以连接到第一焊盘和第二焊盘，并且可以输出内部写入使能信号和内部数据选通信号。DDR测试控制器在存储器装置的DDR测试操作的至少一部分中，基于通过第一焊盘接收的写入使能信号来生成内部数据选通信号。

根据本公开的另一实施方式的存储器装置可以包括存储器单元阵列、外围电路、控制逻辑和双倍数据速率(DDR)测试控制器。存储器单元阵列可以包括多个存储器单元。外围电路可以对存储器单元阵列执行编程操作、擦除操作或读取操作。控制逻辑可以控制外围电路的操作。DDR测试控制器可以基于从第一焊盘和第二焊盘接收的信号生成用于传送给控制逻辑的内部写入使能信号和内部数据选通信号。在存储器装置的正常操作期间，DDR测试控制器基于通过第一焊盘接收的第一信号生成内部写入使能信号并且可以基于通过第二焊盘接收的第二信号生成内部数据选通信号。DDR测试控制器可以在存储器装置的DDR测试操作的至少一部分中，基于通过第一焊盘接收的第一信号而生成内部数据选通信号。

附图说明

图1是例示存储器装置的框图。

图2是例示图1的存储器单元阵列的实施方式的图。

图3是例示图2的存储块BLK1至BLKz中的任何一个存储块BLKa的电路图。

图4是例示图2的存储块BLK1至BLKz中的任何一个存储块BLKb的另一实施方式的电路图。

图5是例示图1的存储器单元阵列110中包括的存储块BLK1至BLKz中的任何一个存储块BLKc的实施方式的电路图。

图6是用于描述存储器装置的引脚(pin)配置的图。

图7是用于描述存储器装置的单倍数据速率(SDR)测试的图。

图8是用于描述存储器装置的SDR测试的定时图。

图9是用于描述存储器装置的双倍数据速率(DDR)测试的图。

图10是用于描述存储器装置的DDR测试的定时图。

图11是例示根据本公开的实施方式的存储器装置的框图。

图12是用于描述图11所示的存储器装置的DDR测试的定时图。

图13是例示图11中所示的DDR测试控制器的实施方式的示例的框图。

图14是例示用于生成图13所示的DDR写入使能信号的触发器的图。

图15是用于描述图11所示的存储器装置的DDR测试的定时图。