[发明专利]存储器装置

权利要求书

1.一种存储器装置，该存储器装置包括：

第一焊盘，所述第一焊盘能够接收写入使能信号；

第二焊盘，所述第二焊盘能够接收数据选通信号；以及

双倍数据速率DDR测试控制器，所述DDR测试控制器连接到所述第一焊盘和所述第二焊盘并且被配置为输出内部写入使能信号和内部数据选通信号，

其中，在所述存储器装置的DDR测试操作的至少一部分中，所述DDR测试控制器基于通过所述第一焊盘接收的所述写入使能信号来生成所述内部数据选通信号。

2.根据权利要求1所述的存储器装置，其中，在所述存储器装置的正常操作期间，所述DDR测试控制器输出通过所述第一焊盘接收的所述写入使能信号作为所述内部写入使能信号，并且输出通过所述第二焊盘接收的所述数据选通信号作为所述内部数据选通信号。

3.根据权利要求1所述的存储器装置，其中，在所述DDR测试操作期间，在输入命令或地址的时段中，所述DDR测试控制器输出通过所述第一焊盘接收的所述写入使能信号作为所述内部写入使能信号。

4.根据权利要求1所述的存储器装置，其中，在所述DDR测试操作期间，在输入数据的时段中，所述DDR测试控制器输出通过所述第一焊盘接收的所述写入使能信号作为所述内部数据选通信号。

5.根据权利要求1所述的存储器装置，其中，所述DDR测试控制器包括：

多路复用器，所述多路复用器通过输入端子连接至所述第一焊盘和所述第二焊盘并且被配置为根据DDR写入使能信号的控制而输出所述内部数据选通信号；

反相器，所述反相器被配置为对输入到所述第一焊盘的所述写入使能信号进行反相；以及

NAND门，所述NAND门被配置为对所述反相器的输出和经反相的DDR写入使能信号执行NAND运算以生成所述内部写入使能信号。

6.根据权利要求5所述的存储器装置，其中，所述DDR测试控制器还包括触发器，

DDR测试使能信号被输入到所述触发器的数据输入端子，

数据输入控制信号被输入到所述触发器的时钟输入端子，

列计数结束信号被输入到所述触发器的复位输入端子，并且

所述DDR写入使能信号被输出到所述触发器的输出端子。

7.根据权利要求6所述的存储器装置，其中，当所述存储器装置接收用于所述DDR测试操作的命令时，所述DDR测试使能信号响应于所述命令的接收而被激活为高状态。

8.根据权利要求6所述的存储器装置，其中，当所述存储器装置完成地址信号的接收时，所述数据输入控制信号响应于所述地址信号的接收完成而被激活为高状态。

9.根据权利要求6所述的存储器装置，其中，当所述存储器装置完成数据的接收时，所述列计数结束信号响应于所述数据的接收完成而被激活为高状态。

10.根据权利要求6所述的存储器装置，其中，当所述数据输入控制信号转变为高时，输出到所述触发器的所述输出端子的所述DDR写入使能信号跟随所述DDR测试使能信号。

11.根据权利要求5所述的存储器装置，其中，所述DDR测试控制器与数据输入控制信号同步地接收DDR测试使能信号以生成所述DDR写入使能信号。

12.根据权利要求1所述的存储器装置，该存储器装置还包括：

数据路径逻辑电路，所述数据路径逻辑电路被配置为接收所述内部写入使能信号和所述内部数据选通信号并且向控制逻辑传送所述内部写入使能信号和所述内部数据选通信号。