[发明专利]校准装置

说明书

本案揭露一种校准装置，是用以校准记忆体。校准装置包含输入端、第一上拉电路及第一比较器。输入端用以耦接外部电阻。第一上拉电路耦接于输入端，并用以接收电源供应电压。第一上拉电路包含多个第一上拉单元，这些第一上拉单元彼此并联。第一比较器耦接于输入端。第一比较器用以接收相应于电源供应电压的比例电压，并输出第一控制信号至该些第一上拉单元，使得该些第一上拉单元中每一者的电阻值相等于外部电阻的电阻值。本案实施例提供一种校准装置，通过校准装置对记忆体进行校准，以使记忆体与外部装置阻抗匹配，借以改善记忆体输出的高频信号产生反射的状况。

技术领域

本案是有关于一种校准装置，且特别是有关于一种用以校准记忆体的校准装置。

背景技术

随着科技的进展，双倍数据率同步动态随机存取记忆体(Double Data RateSynchronous Dynamic Random Access Memory,DDR SDRAM)被广泛地应用于电子产品中。由于DDR是采用高频信号，倘若未对DDR进行校准，使DDR与外部装置阻抗匹配，则可能导致DDR输出的高频信号产生反射的状况。

发明内容

本案内容的一技术态样是关于一种校准装置，是用以校准记忆体。校准装置包含输入端、第一上拉电路及第一比较器。输入端用以耦接外部电阻。第一上拉电路耦接于输入端，并用以接收电源供应电压。第一上拉电路包含多个第一上拉单元，这些第一上拉单元彼此并联。第一比较器耦接于输入端。第一比较器用以接收相应于电源供应电压的比例电压，并输出第一控制信号至该些第一上拉单元，使得该些第一上拉单元中每一者的电阻值相等于外部电阻的电阻值。

在一实施例中，第一比较器将比例电压负回授至输入端，第一上拉电路根据比例电压及第一控制信号进行调整，使得该些第一上拉单元中每一者的电阻值相等于外部电阻的电阻值。

在一实施例中，校准装置还包含第二上拉电路、第一下拉电路及第二比较器。第二上拉电路用以接收第一控制信号及电源供应电压，且第二上拉电路包含多个第二上拉单元，这些第二上拉单元彼此并联。第一下拉电路与第二上拉电路耦接于第一节点，且第一下拉电路包含至少一第一下拉单元。第二比较器用以接收相应于电源供应电压的比例电压，并提供比例电压至第一节点，且输出第二控制信号至至少第一下拉单元，使得该些第二上拉单元中每一者的电阻值相等于外部电阻的电阻值，且使第一下拉电路电阻值相等于外部电阻的电阻值。

在一实施例中，第二比较器将该比例电压负回授至第一节点，第二上拉电路根据比例电压及第一控制信号进行调整，使得该些第二上拉单元中每一者的电阻值相等于外部电阻的电阻值。

在一实施例中，第二比较器将比例电压负回授至第一节点，第一下拉电路根据比例电压及第二控制信号进行调整，使得第一下拉电路的电阻值相等于外部电阻的电阻值。

在一实施例中，至少一第一下拉单元的数量为多个，该些第一下拉单元彼此并联，其中第二比较器输出第二控制信号至该些第一下拉单元，使得该些第一下拉单元并联后的等效电阻值相等于外部电阻的电阻值。

在一实施例中，校准装置还包含第三上拉电路及第二下拉电路。第三上拉电路用以接收电源供应电压。第二下拉电路与第三上拉电路耦接于第二节点。第一比较器输出第一控制信号至第三上拉电路，使得第三上拉电路的电阻值相等于外部电阻的电阻值，其中第二比较器输出第二控制信号至第二下拉电路，使得第二下拉电路的电阻值相等于外部电阻的电阻值。

在一实施例中，第二节点的电压为相应于电源供应电压的比例电压。

在一实施例中，第二下拉电路包含多个第二下拉单元，该些第二下拉单元彼此并联，其中第二比较器输出第二控制信号至该些第二下拉单元，使得该些第二下拉单元并联后的等效电阻值相等于外部电阻的电阻值。

在一实施例中，比例电压为电源供应电压的10％～90％。