[发明专利]一种基于忆阻器与传感器的感存算一体电路结构

权利要求书

1.一种基于忆阻器与传感器的感存算一体电路结构，其特征在于，包括由忆阻器与传感器构成的阵列模块、外部写入电路模块、外部复位电路模块和运算电路模块；所述阵列模块由2个结构完全相同的m×m阵列构成，每个阵列单元包括一个用于存储权值的忆阻器和一个用于感光并进行光电转换的传感器，感存算一体电路结构用于对m×m像素大小的图像进行传感与识别；

所述阵列模块的2个结构完全相同的m×m阵列，分别用于存储外部输入的正权值和负权值，分别定义为正权值阵列模块和负权值阵列模块；若外部输入权值为正，则将该权值存入正权值阵列模块的忆阻器中，同时对应的负权值阵列模块中的忆阻器中存入0；若外部输入权值为负，则将该权值存入负权值阵列模块的忆阻器中，同时对应的正权值阵列模块中的忆阻器中存入0；若外部输入权值为0，则对应的正、负权值阵列模块的忆阻器中均存0；每个忆阻器可以存储n位权值，若权值为0，则忆阻器维持高阻态Z，若权值不为0，则忆阻器为低阻态R0；所述正权值阵列模块中，每个忆阻器的一端与输入行线IL相连，另一端与输出列线OL相连；因此在所述正权值阵列模块中，同一根输入行线IL用于同时对一行的m个忆阻器进行驱动，同一根输出列线OL用于收集一列的m个忆阻器上的电流，负权值阵列模块的结构同理；

所述外部写入电路模块，与阵列模块中的每一个忆阻器器件的负端及MOS晶体管的源极相连，用于对忆阻器施加与各权值相对应的电压，从而改变忆阻器的阻值，完成权值的写入；

所述外部复位电路模块，与阵列模块中的每一个忆阻器器件的负端及MOS晶体管的源极相连，用于在完成图像识别后，由外部复位电路分别向每个忆阻器施加复位擦除电压，使忆阻器恢复成高阻态Z，完成擦除复位；

所述运算电路模块为电流减法电路，用于将正权值模块各列输出的电流分别减去对应的负权值模块各列输出的电流，从而得到各列的运算结果，即为图像识别的中间结果。