[发明专利]隔离结构的制造方法

说明书

本申请涉及半导体集成电路制造技术领域，具体涉及一种隔离结构制造方法。该方法包括：在衬底层上进行光刻，形成第一光刻图形；第一光刻图形定义出隔离结构的N型区和P型区；基于第一光刻图形，进行N型杂质离子注入，使得在N型区中形成N型杂质注入层；通过热过程，使得N型杂质注入层加深；在衬底层上进行光刻，形成第二光刻图形；基于第二光刻图形，进行P型杂质离子注入，使得在N型区和P型区中均形成P型杂质注入层；通过热扩散，使得N型杂质注入层中的P型杂质离子被补偿，最终形成N型埋层，使得P型区中的P型杂质离子向下扩散，P型区中的P型杂质注入层加深形成最终P型埋层。

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种隔离结构制造方法。

背景技术

随着半导体集成电路制造工艺不断地小型化、微型化，集成于芯片的半导体器件不断增多。由于，集成电路中不同半导体器件所需的工作电位不同，因此相互之间需要绝缘隔离，以避免半导体本身的电导性能将其相互连通。从而位于在相邻器件之前的隔离结构，成为半导体集成电路中不可或缺的结构之一。

图1示出了相关技术中的隔离结构剖面示意图，包括形成于衬底层101中的N型埋层102和P型埋层103，该衬底层101上形成外延层104，该外延层104中形成N型重掺杂区108和P型重掺杂区109，该N型重掺杂区108和P型重掺杂区109之间隔离有浅沟槽结构105。该N型重掺杂区108向下通过深N型阱区106与该N型埋层102形成第一电性通路，该P型重掺杂区109向下依次通过P型阱区107以及外延层104，与该P型埋层103形成第二电性通路。该第一电性通路，从N型重掺杂区108引出，用于连接正电压；该第二电性通路，从P型重掺杂区109引出，用于接地。

相关技术在制造时为了减少掩模板数，降低成本，通常使得N型埋层102的掺杂浓度高于P型埋层103的掺杂浓度，从而直接在整片晶圆上注入P型杂质离子，使得N型埋层102中包括用于形成P型埋层103的P型杂质离子。

但是，在后续工艺的热过程中P型埋层和N型埋层会发生反向向上扩散，由于P型埋层103向上扩散速度快于N型埋层102，因此P型埋层103中的P型杂质离子会扩散至N型埋层102与深N型阱区106的连接处，影响N型埋层102与深N型阱区106的连接。

发明内容

本申请提供了一种隔离结构的制造方法，可以解决相关技术制作的隔离结构在后续热过程中会在N型埋层上生长形成P型埋层，而影响N型区的引出的问题。

为了解决背景技术中技术问题，本申请提供一种隔离结构的制造方法，所述隔离结构的制造方法包括：

在衬底层上进行光刻，形成第一光刻图形；所述第一光刻图形定义出所述隔离结构的N型区和P型区；

基于所述第一光刻图形，进行N型杂质离子注入，使得在所述N型区中形成N型杂质注入层，所述N型杂质注入层由所述衬底层的上表面向下延伸；

通过热过程，使得所述N型杂质离子向下扩散，所述N型杂质注入层加深；

再次在所述衬底层上进行光刻，形成第二光刻图形；所述第二光刻图形定义出所述隔离结构的N型区和P型区；

基于所述第二光刻图形，进行P型杂质离子注入，使得在所述N型区和P型区中均形成P型杂质注入层；位于所述P型区中的P型杂质注入层，由所述衬底层的上表面向下延伸；位于所述N型区中的P型杂质注入层，由所述N型杂质注入层内部向下延伸；

通过热扩散，使得所述N型杂质注入层中的P型杂质离子被补偿，最终形成N型埋层，使得所述P型区中的P型杂质离子向下扩散，所述P型区中的P型杂质注入层加深形成最终P型埋层。

可选的，所述再次在所述衬底层上进行光刻，形成第二光刻图形，包括：

在所述衬底层覆盖光刻胶层；