[发明专利]具有FPGA芯片过热监控功能的智能网卡

说明书

本发明提供了一种具有FPGA芯片过热监控功能的智能网卡，包含一FPGA模组以及一CPLD模组。FPGA模组包含一FPGA芯片、一热侦测单元以及一时脉讯号产生单元。热侦测单元系侦测FPGA芯片的温度而产生一芯片温度值。时脉讯号产生单元系内建有一第一温度警戒值与一大于第一温度警戒值的第二温度警戒值，且时脉讯号产生单元系依据芯片温度值以不同的时脉频率发出一时脉讯号。CPLD模组内建有一以一基准计次频率振荡的计次时脉，以依据计次时脉的振荡次数解析出时脉讯号的时脉频率，并据以发送一降温讯号或一紧急降温讯号至主机。

技术领域

本发明涉及一种智能网卡，尤其涉及一种具有FPGA芯片过热监控功能的智能网卡。

背景技术

一般来说，智能网卡的FPGA芯片过热监测与保护都是由CPLD来执行，而具体方式主要是利用hot信号信道与thermtrip信号信道等两个信道分别连接FPGA与CPLD；其中，当CPLD接收到FPGA所传送的hot信号时，会通知主机来做降频的动作，以使FPGA芯片的温度可以降低。另外，当CPLD接收到FPGA所传送的thermtrip信号时，则会通知主机关闭智能网卡的电源或直接关机来避免FPGA芯片的温度继续升高。

承上所述，现有的FPGA芯片过热保护机制虽然可以有效的保护FPGA芯片，但却需要占用到FPGA与CPLD的两个引脚，导致FPGA与CPLD所能控制的组件受到了限制。

发明内容

有鉴于在先前技术中，现有的智能网卡的FPGA芯片主要是透过hot信号信道与thermtrip信号信道来通知CPLD其侦测到的温度值是否超过预设的安全值，但也因此同时限制了FPGA与CPLD的引脚数；因此，本发明的主要目的在于提供一种具有FPGA芯片过热监控功能的智能网卡，可以使FPGA仅利用一条信道来通知CPLD其芯片的两种过热程度，使得FPGA与CPLD皆能释放出一个引脚来连接其他组件进行控制。

本发明为解决先前技术的问题，所采用的必要技术手段是提供一种具有FPGA芯片过热监控功能的智能网卡，电性连接于一主机，且智能网卡包含一FPGA模组以及一CPLD模组。FPGA模组包含一FPGA芯片、一热侦测单元以及一时脉讯号产生单元。

热侦测单元用以侦测FPGA芯片的温度而产生一芯片温度值，并据以发出一温度感测讯号。时脉讯号产生单元电性连接于热侦测单元，用以接收温度感测讯号，内建有一第一温度警戒值与一大于第一温度警戒值的第二温度警戒值，且时脉讯号产生单元依据芯片温度值以不同的时脉频率发出一时脉讯号，当芯片温度值介于第一温度警戒值与第二温度警戒值之间时以一第一时脉频率发送出时脉讯号，当芯片温度值大于等于第二温度警戒值时以一小于第一时脉频率的第二时脉频率发送出时脉讯号。

CPLD模组电性连接于时脉讯号产生单元，内建有一以一基准计次频率振荡的计次时脉，以依据计次时脉的振荡次数解析出时脉讯号的时脉频率，在解析出时脉讯号的时脉频率为第一时脉频率时，将一降温讯号发送至主机，并在解析出时脉讯号的时脉频率为第二时脉频率时，将一紧急降温讯号发送至主机。

可选的，所述CPLD模组还包含一计次单元、一时脉解析单元以及一过热监控单元。

计次单元电性连接于时脉讯号产生单元，内建有计次时脉，以在时脉讯号的振荡周期间，计算以基准计次频率进行振荡的次数而产生一实时振荡累积次数。

时脉解析单元电性连接于计次单元，并内建有一第一振荡判断值与一大于第一振荡判断值的第二振荡判断值，当计次时脉的振荡满足时脉讯号的振荡周期，且实时振荡累积次数小于等于第一振荡判断值时，判断时脉讯号的时脉频率为第一时脉频率，当计次时脉的实时振荡累积次数大于第二振荡判断值时，判断时脉讯号的时脉频率为第二时脉频率。

过热监控单元电性连接于时脉解析单元，用以在时脉解析单元判断时脉讯号的时脉频率为第一时脉频率时，发送降温讯号至主机，并在时脉解析单元判断时脉讯号的时脉频率为第二时脉频率时，发送紧急降温讯号至主机。