[发明专利]数据预处理方法、装置、电子设备及计算机可读存储介质

说明书

本申请涉及低密度奇偶校验编码技术领域，具体公开一种数据预处理方法、装置以及电子设备。方法包括：根据当前配置的提升因子对前级数据进行填充，以得到填充后数据并缓存，填充后数据的位数为提升因子的正整数倍；将填充后数据发给与当前配置的提升因子对应的移位寄存器，其中，移位寄存器包括若干个，每个移位寄存器均对应若干个不同的提升因子；移位寄存器以当前配置的提升因子为输出位宽循环输出填充后数据，直至填充后数据全部输出。由于将提升因子分成了多组，每组提升因子对应设置一个移位寄存器，有效减小了对片内资源的浪费，同时能够将前级数据转化为以当前配置的提升因子为输出位宽输出，实现对不同编码数据位宽的支持。

技术领域

本发明涉及低密度奇偶校验编码技术领域，特别是涉及一种数据预处理方法、装置、电子设备及计算机可读存储介质。

背景技术

随着通信技术的发展，通信协议从4G的LTE到5G NR的进步，数据传输的配置更加灵活，对LDPC编码的灵活性也提出了更高的要求。

LDPC(Low Density Parity Check Code，低密度奇偶校验码)编码技术在当前局域网与城域网、有线数据服务接口和移动通信等领域中属于热门的编码技术。多数的LDPC编码位宽是固定的，但LDPC在5G的应用中由于应用灵活性的要求，编码的数据位宽需要支持的情况多达51种，这对FPGA的设计提出了新的挑战。目前已有的方法是对应设置51种移位寄存器，根据输出位宽的不同需求选择不同的移位寄存器，但是该方法造成了FPGA片内资源的极大浪费。

发明内容

基于此，有必要针对如何支持编码的多种数据位宽的同时尽可能减少对片内资源的浪费的问题，提供一种数据预处理方法、装置、电子设备以及计算机可读存储介质。

一种数据预处理方法，用于低密度奇偶校验编码，所述数据预处理方法包括：

根据当前配置的提升因子对前级数据进行填充，以得到填充后数据并缓存，所述填充后数据的位数为所述提升因子的正整数倍；

将所述填充后数据发给与当前配置的提升因子对应的移位寄存器，其中，所述移位寄存器包括若干个，每个移位寄存器均对应若干个不同的提升因子；

所述移位寄存器以当前配置的提升因子为输出位宽循环输出所述填充后数据，直至所述填充后数据全部输出。

在其中一个实施例中，在所述根据当前配置的提升因子对前级数据进行填充，以得到填充后数据并缓存的步骤之前，所述数据预处理方法还包括：

对初始输入数据进行校验，以得到前级数据。

在其中一个实施例中，所述对初始输入数据进行校验，以得到前级数据的步骤包括：

在所述初始输入数据中添加校验位。

在其中一个实施例中，所述提升因子具有51个，所述移位寄存器具有8个，51个所述提升因子按预设规则分为8组，每组提升因子对应一个移位寄存器，所述移位寄存器的输出位宽和与其对应的提升因子相关。

在其中一个实施例中，所述移位寄存器具有对应的读写控制模块，所述读写控制模块用于对所述移位寄存器的写入和读出数据的个数进行计数，以及根据当前配置的提升因子对每次写入和读出数据的个数进行控制，以使所述填充后数据全部被读出。

在其中一个实施例中，在所述移位寄存器以当前配置的提升因子为输出位宽循环输出所述填充后数据，直至所述填充后数据全部输出的步骤之后，所述数据预处理方法还包括：

对全部输出的填充后数据进行循环移位和累加操作。

一种数据预处理装置，用于低密度奇偶校验编码，所述数据预处理装置包括：

数据填充模块，用于根据当前配置的提升因子对前级数据进行填充，以得到填充后数据并缓存，所述填充后数据的位数为所述提升因子的正整数倍；