[发明专利]存储器控制方法、存储器存储装置及存储器控制电路单元有效
申请号: | 202110261388.0 | 申请日: | 2021-03-10 |
公开(公告)号: | CN112835536B | 公开(公告)日: | 2023-08-29 |
发明(设计)人: | 叶志刚 | 申请(专利权)人: | 群联电子股份有限公司 |
主分类号: | G06F3/06 | 分类号: | G06F3/06 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 张娜;臧建明 |
地址: | 中国台湾*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 控制 方法 存储 装置 控制电路 单元 | ||
1.一种存储器控制方法,其特征在于,用于控制存储器存储装置,其中所述存储器存储装置包括可复写式非易失性存储器模块,所述可复写式非易失性存储器模块包括多个芯片使能区域,且所述存储器控制方法包括:
从主机系统接收第一数据;
响应于所述存储器存储装置处于第一状态,发送第一写入指令序列,其中所述第一写入指令序列指示将所述第一数据连续写入至所述多个芯片使能区域中的多个第一芯片使能区域;
从所述主机系统接收第二数据;以及
响应于所述存储器存储装置处于第二状态,发送第二写入指令序列,其中所述第二写入指令序列指示将所述第二数据连续写入至所述多个芯片使能区域中的至少一第二芯片使能区域,
其中所述第一数据的数据量相同于所述第二数据的数据量,并且
所述多个第一芯片使能区域的总数多于所述至少一第二芯片使能区域的总数。
2.根据权利要求1所述的存储器控制方法,还包括:
在所述存储器存储装置执行数据整并操作的期间,判定所述存储器存储装置处于所述第二状态,
其中所述数据整并操作包括搬移所述可复写式非易失性存储器模块中的有效数据。
3.根据权利要求2所述的存储器控制方法,还包括:
在所述存储器存储装置非执行所述数据整并操作的期间,判定所述存储器存储装置处于所述第一状态。
4.根据权利要求1所述的存储器控制方法,还包括:
将所述多个第一芯片使能区域中用以存储所述第一数据的多个第一实体单元标记为采用第一写入模式来存储所述第一数据;以及
将所述至少一第二芯片使能区域中用以存储所述第二数据的多个第二实体单元标记为采用第二写入模式来存储所述第二数据,
其中所述第一写入模式不同于所述第二写入模式。
5.根据权利要求4所述的存储器控制方法,还包括:
将所述多个第一实体单元标记为连续存储所述第一数据;以及
将所述多个第二实体单元标记为连续存储所述第二数据。
6.根据权利要求1所述的存储器控制方法,还包括:
在数据整并操作中,根据存储于所述可复写式非易失性存储器模块中的有效数据所对应的写入模式来搬移所述有效数据,以保持所搬移的所述有效数据的连续性。
7.根据权利要求1所述的存储器控制方法,其中所述第一数据在所述多个第一芯片使能区域中的数据写入顺序不同于所述第二数据在所述至少一第二芯片使能区域中的数据写入顺序。
8.一种存储器存储装置,其特征在于,包括:
连接接口单元,用以连接至主机系统;
可复写式非易失性存储器模块,其包括多个芯片使能区域;以及
存储器控制电路单元,连接至所述连接接口单元与所述可复写式非易失性存储器模块,
其中所述存储器控制电路单元用以从所述主机系统接收第一数据,
响应于所述存储器存储装置处于第一状态,所述存储器控制电路单元还用以发送第一写入指令序列,其中所述第一写入指令序列指示将所述第一数据连续写入至所述多个芯片使能区域中的多个第一芯片使能区域,
所述存储器控制电路单元还用以从所述主机系统接收第二数据,
响应于所述存储器存储装置处于第二状态,所述存储器控制电路单元还用以发送第二写入指令序列,其中所述第二写入指令序列指示将所述第二数据连续写入至所述多个芯片使能区域中的至少一第二芯片使能区域,
所述第一数据的数据量相同于所述第二数据的数据量,并且
所述多个第一芯片使能区域的总数多于所述至少一第二芯片使能区域的总数。
9.根据权利要求8所述的存储器存储装置,其中所述存储器控制电路单元还用以在所述存储器存储装置执行数据整并操作的期间,判定所述存储器存储装置处于所述第二状态,并且
所述数据整并操作包括搬移所述可复写式非易失性存储器模块中的有效数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于群联电子股份有限公司,未经群联电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110261388.0/1.html,转载请声明来源钻瓜专利网。