[发明专利]一种基于片上熔丝实现通断型PUF的集成电路

说明书

本发明公开一种基于片上熔丝实现通断型PUF的集成电路，采用两个完全一致的片上熔丝串联连接在电源和地之间，并在两个片上熔丝的公共端接入由截止的低阈值MOS管漏源电阻作为上拉电阻或者下拉电阻，且公共端作为PUF的输出密钥值；当工艺偏差导致某个片上熔丝先熔断时，将由剩余的未熔断片上熔丝将公共端上拉至电源或者下拉至地；而当工艺偏差小使得两个片上熔丝均熔断时，将由截止的低阈值MOS管漏源电阻将输出端上拉至电源或者下拉至地。本发明仅由两根片上熔丝及一个MOS晶体管构成，且一次上电熔断后将永久固定且直接输出密钥值，结构简单，密钥输出速度快。

技术领域

本发明涉及安全芯片密钥产生电路，具体为一种基于片上熔丝实现通断型物理不可克隆函数PUF的集成电路，属于信息安全集成电路技术领域。

背景技术

在安全芯片中，通常采用物理不可克隆函数(Physical Unclonable Function,PUF)提供安全芯片所需的密钥，PUF检测的是集成电路生产过程中构成电路器件的材料物理特性的随机变化，即使是芯片制造厂商和电路设计者也不可能采用相同的电路复制出完全相同的密钥，攻击者更无法通过反向工程推出原始密钥。现今存在多种PUF结构，如基于延迟单元的瞬态效应环形振荡器型和Arbiter型PUF，基于环形振荡器振荡频率差异性的RO型PUF，基于最小数据保持电压检测的SRAM PUF，基于阻变式随机存储器和磁随机存储器的PUF等，但这些传统PUF采样的是器件或者电路的噪声、阻值、振荡频率、延时、阈值电压等特性之间的失配，极易受电压、温度影响，而新型磁随机存储器等新型存储器则与标准CMOS工艺不兼容，需要进行特殊处理，大大增加了芯片成本。此外，采用举手表决和纠错码(ErrorCorrection Code,ECC)对不稳定PUF单元进行生产后修调的方式也会带来较大的数字电路开销。因此，现有传统PUF存在稳定性不高、校正硬件成本较高等问题。

为了避免传统PUF对电路或者器件的模拟特征进行采样带来的稳定性不高的问题，有研究提出了通-断(On-Off)型PUF，一种非常简单的设计方案是将两根金属互联线的间距缩小至小于工艺所能够允许的最小间距，在芯片实际生产过程中，由于工艺光刻分辨率有限，从而有可能使得两根互联线连接在一起，且连接概率受工艺随机偏差影响，实际芯片生产后两根互联线的连接状态将随机通或者断。这种PUF实现方式不受温度和环境影响，互联线是通还是断在芯片生产后就永久确定，具有100％的稳定性，且实现成本也非常低，无需额外的校正电路。但需要指出的是，该种实现方式较难控制输出密钥的偏置特性，互联线之间连接状态极易受距离影响，距离稍远则两根互联线大概率不相交，而距离稍近则大概率相交，要想获得50％的相交概率将非常困难，需要对工艺本身进行多次分析和迭代以获得合适的间距，且每次投片的情况也会不一样，要实现不同工艺情况下的收敛对设计而言非常困难，极易受工艺影响。

为了获取较好的偏置特性，另外一种有效的通-断PUF实现方式是采用片上导线熔断，也即片上熔丝熔断的方式获得永久稳定的PUF密钥。参考发明CN106952890A一种基于芯片内部导线熔断原理的PUF方案及电路实现，提出了一种基于芯片内部导线熔断原理的PUF方案，如附图1所示，以两段式导线为例，熔丝1和熔丝2为较为狭窄的金属导线，他们通过较宽的金属线连接起来，且熔丝1的左端通过开关S1连接至电源，熔丝2的右端通过开关S2连接至地。电路先经过失配采样阶段，即S1和S2同时导通，电源地之间将形成通路，产生大电流，由于熔丝1和熔丝2由于在生产中存在失配，从而使得熔丝1和熔丝2中有一根金属导线阻值更大，更易熔断。如此，当熔丝1和熔丝2中有一根先熔断后，断开S1和S2，闭合S5，再分别闭合S3和S4，通过检测S3和S4，也即电源地之间是否存在电流来进一步检测熔丝1和熔丝2中哪一个熔断，再采用编码电路对熔丝1和熔丝2的熔断情况进行编码，最终的编码值即为PUF的输出密钥。