[发明专利]中央处理器及其制造方法

说明书

本发明实施例提供了一种中央处理器(CPU)及其制造方法。其中，CPU包括：至少一个内核；与所述内核信号连接的多级缓存器；其中，所述多级缓存器中不同级的缓存器包括相变存储器中不同层的存储单元层；所述相变存储器包括多层堆叠的存储单元层；所述存储单元层包括多个存储单元；以实现CPU中多级缓存器中不同级的缓存器采用同一相变存储器中不同层的存储单元层；其中，相变存储器较小的体积可以使CPU最终尺寸明显的减小，从而减小CPU内核到各级缓存器之间的延迟，且相变存储器较高的容量可以使得更多的数据通过多级缓存器来进行交换，从而提高缓存数据的使用量，如此，本发明实施例提供的CPU具有较佳的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种中央处理器(CPU，CentralProcessing Unit)及其制造方法。

背景技术

为了解决CPU运算速度与内存读写速度不匹配的矛盾，出现了CPU缓存器。CPU缓存器是位于CPU内核与内存之间的临时数据交换器，它的容量比内存小，但交换速度比内存快。CPU缓存器的运行速度及容量大小与CPU缓存器中采用的存储器类型存在直接的联系。

相关技术中，CPU缓存器一般包括多级，多级CPU缓存器一般均采用静态随机存取存储器(SRAM，Static Random-Access Memory)。然而，受限于SRAM的容量和体积，CPU的性能不佳。

发明内容

为解决相关技术问题，本发明实施例提出一种中央处理器CPU及其制造方法。

本发明实施例提供了一种CPU，包括：

至少一个内核；

与所述内核信号连接的多级缓存器；其中，所述多级缓存器中不同级的缓存器包括相变存储器中不同层的存储单元层；所述相变存储器包括多层堆叠的存储单元层；所述存储单元层包括多个存储单元。

上述方案中，所述相变存储器中对应不同级缓存器的不同层的存储单元层采用具有不同的转换速度的相变材料；所述转换速度包括所述相变材料的第一状态与第二状态之间转换的速度。

上述方案中，所述相变存储器包括M层堆叠的存储单元层；所述多级缓存器包括N级缓存器；其中，所述M为大于一的正整数；所述N为大于一的正整数；

若M等于N，所述相变存储器中M个不同层的存储单元层分别对应所述N级缓存器中N个不同级的缓存器；

若M大于N，所述相变存储器中J个不同层的存储单元层对应所述N级缓存器中第N级的缓存器；其中，J＝M-N+1；

若M小于N，所述相变存储器中M个不同层的存储单元层分别对应所述N级缓存器中第K级至第N级的缓存器；其中，K＝N-M+1。

上述方案中，所述M为四，且所述N为三；

所述相变存储器中位于底部的第一存储单元层用于作为所述N级缓存器中的第一级缓存器；所述相变存储器中位于所述第一存储单元层上的第二存储单元层用于作为所述N级缓存器中的第二级缓存器；所述相变存储器中位于所述第二存储单元层上的第三存储单元层及第四存储单元层用于作为所述N级缓存器中的第三级缓存器。

上述方案中，所述第一存储单元层中存储单元的相变材料包括二元相变材料；所述第二存储单元层中存储单元的相变材料包括未掺杂的三元相变材料；所述第三存储单元层中存储单元的相变材料包括具有掺杂元素的三元相变材料。

上述方案中，所述第一存储单元层中存储单元采用的相变材料包括锑碲；所述第二存储单元层中存储单元采用的相变材料包括锗锑碲；所述第三存储单元层及第四存储单元层中存储单元采用的相变材料包括掺杂氮元素的锗锑碲。

上述方案中，所述M为二，且所述N为三；