[发明专利]一种基于由反熔丝器件控制的电源门控技术的新型FPGA结构

说明书

本发明提供一种基于反熔丝器件控制的电源门控技术的新型FPGA结构，通过电源门控的设计达到提高芯片良率、降低FPGA芯片制造成本以及降低FPGA的静态功耗的目的。其中电源门控技术中的电源开关器件的“开启”和“关断”采用反熔丝电路进行控制。这种控制电路具有上下电顺序可控，提高芯片成品率的优势。

技术领域

本发明涉及集成电路技术，更具体涉及一种基于由反熔丝器件控制的电源门控技术的新型FPGA结构设计。

背景技术

科学技术的进步，不断推动着我国半导体产业的飞速发展。现场可编程门阵列(FieldProgrammable GateArray，FPGA)作为半导体器件的分支，逐步演变为数字系统的核心器件，在工业控制、汽车电子、通信、航空航天、原型验证等领域得到广泛的应用。

在半导体领域，集成电路制造技术已经进入纳米工艺时代，半导体器件的工艺尺寸低于90nm后，静态功耗在FPGA的总功耗中所占比重越来越大，功耗不仅影响电池使用寿命，而且会提高芯片的散热成本、电源分布成本、封装成本等，从而降低芯片的市场竞争力。并且过大的功耗也会通过温度升高等途径，降低芯片的可靠性，如电气参数的改变、电子迁移、硅片连线故障和封装故障等等。所以功耗问题已成为当前FPGA器件发展中需要迫切解决的问题之一。

目前，多阈值电压技术、衬底偏置技术和电源门控技术已经成为降低FPGA静态功耗的传统技术。其中电源门控技术被称为是降低电路静态功耗最有效的方法之一。

随着芯片工艺尺寸的缩小，芯片的成品率成为影响芯片可变成本的重要因素，单位面积的缺陷数量是影响芯片成品率的主要因素。降低缺陷对芯片成品率的影响也是集成电路设计的重中之重。

综上，本专利设计一种基于由反熔丝器件控制的电源门控技术的新型FPGA结构，通过有效管理电源供电，降低芯片的静态功耗的同时，极大提高了芯片的成品率，降低芯片成本，提高FPGA芯片的市场竞争力。

发明内容

本发明的目的是提供一种基于由反熔丝器件控制的电源门控技术的新型FPGA结构设计，通过电源门控技术降低FPGA的静态功耗，提高FPGA芯片成本率。本发明利用电源门控技术，采用反熔丝器件对PMOS开关管进行控制，使得FPGA不同电源域的供电需求得到控制。此新型FPGA结构实现FPGA芯片的有效电源管控，降低FPGA芯片的制造成本。

本发明的实现方法如下，一种基于由反熔丝器件控制的电源门控技术的新型FPGA结构设计，包含一种新型的PMOS开关管控制模块。

所述的新型FPGA结构，包括高压编程控制模块，振荡电路模块，泵压电路模块，地址译码电路模块，编程开关电路模块和FPGA逻辑资源。其整体架构图如图1所示，高压方波信号PE通过高压编程控制模块进行放电后，产生A1、A2两路控制信号，分别输入振荡电路模块和泵压电路模块。振荡电路模块在A1信号的控制下产生震荡信号B0，输入泵压电路模块，泵压电路在A2、B0和地址译码信号的控制下，将PE高压通过B1输入编程开关电路中的编程点。编程开关电路结构如图2所示。其中包含两个PMOS晶体管P1、P2、两个NMOS晶体管N1、N2和两个反熔丝编程器件C1、C2。如表1，在编程过程中，A_GND引脚输入高电平，N2管开启，产生高压编程的对地通路，避免高压烧毁开关管P2。若要开启开关管，则由B2引脚输入PE高压方波，对反熔丝器件C2进行高压编程，反之，由B1脚输入PE高压方波，对反熔丝器件C1进行高压编程。编程结束后，A_GND接入低电平，关闭高压编程的对地通道。若要开启开关管P2，CON引脚输入高电平，N1管开启，P1管关断，输出电压VOUT为高电平。若要关断开关管P2。CON引脚输入低电平，N1管关断，P1管开启，输出电压VOUT为低电平。

表1：

本发明的有益效果是

1、所述的基于由反熔丝器件控制的电源门控技术的新型FPGA结构具有以下三点优势：