[发明专利]SAS的扰码编码电路

说明书

本申请公开了一种SAS的扰码编码电路，包括初始值存储器、计数器、移位寄存器、比特数据处理器和多个异或门。初始值存储器存储初始值；计数器控制移位寄存器在每个时钟输出相应的比特运算数据；移位寄存器的各比特寄存器分别与SAS协议的各比特一一连接，且将每个时钟基于移位运算产生的比特运算数据分别输入至相应的异或门和比特数据处理器；根据移位寄存器的类型和数据格式确定异或门总数和连接关系；各异或门在每个时钟通过异或操作生成扰码值作为更新值再输入至移位寄存器的目标比特寄存器；比特数据处理器在计数器记满一个扰码周期时输出32比特的扰码数据，并同时利用16比特运算数据更新移位寄存器的各比特位，优化了扰码编码电路的结构和面积。

技术领域

本申请涉及SAS技术领域，特别是涉及一种SAS的扰码编码电路。

背景技术

SAS(Serial Attached Small Computer System Interface，串行连接小型计算机系统接口)，也称为串行SCSI技术，为一种磁盘连接技术，它综合了并行SCSI和串行连接技术如FC(Fibre Channel，光纤通道)、SSA、IEEE1394的优势，以串行通讯协议为协议基础架构，采用SCSI-*扩展指令集，并兼容SATA(Serial Advanced Technology Attachment)设备，是多层次的存储设备连接协议栈。按照SAS协议定义，在数据传输过程中，除了原语数据，其他所有数据均需要添加扰码数据后才能进行传输，因此，SAS系统的扰码编码电路是不可或缺的功能模块。

相关技术通常采用异或逻辑运算来生成扰码数据，具体的，SAS协议中定义了16个比特即d₀～d₁₅及各比特之间的32个关系，该技术基于协议中定义的这些比特关系将初值利用异或门链接，每拍通过运算得到当前的扰码值，然后将所得结果作为下一拍的输入，通过同样的异或门链接，得到下一拍的扰码值，依次类推。这样可以通过16比特初值，得到每拍所需的扰码值。

但是，上述这种方式每一拍的扰码值都需要214个异或门进行运算操作，这就导致整个扰码编码电路不仅占用空间较大，而且较为电路结构复杂。

发明内容

本申请提供了一种SAS的扰码编码电路，优化了扰码编码电路，优化后的扰码编码电路结构简单，面积较小。

为解决上述技术问题，本发明实施例提供以下技术方案：

本发明实施例提供了一种SAS的扰码编码电路，包括初始值存储器、计数器、移位寄存器、比特数据处理器和多个异或门；

所述初始值存储器用于存储所述移位寄存器的初始值；

所述计数器用于控制所述移位寄存器在每个时钟输出相应比特运算数据；

所述移位寄存器的各比特寄存器分别一一对应SAS协议中的各比特，且将每个时钟基于移位运算产生的比特运算数据分别输入至相应的异或门和所述比特数据处理器；

所述异或门的总个数、每个异或门与所述移位寄存器的连接关系由所述移位寄存器的类型、所述SAS协议定义的数据格式和各异或门的类型共同决定；各异或门在每个时钟通过异或操作生成扰码值作为更新值再输入至所述移位寄存器的目标比特寄存器；

所述比特数据处理器用于当所述计数器记满一个扰码周期时输出32比特的扰码数据，并同时利用16比特运算数据更新所述移位寄存器的各比特位。

可选的，所述移位寄存器为斐波那契线性反馈移位寄存器，多个异或门分别为第一异或门、第二异或门和第三异或门；

所述第一异或门、所述第二异或门和所述第三异或门分别与所述斐波那契线性反馈移位寄存器的第0位比特寄存器、第4位比特寄存器、第13位比特寄存器和第15位比特寄存器相连。

可选的，所述比特数据处理器包括第一16比特寄存器和第二16比特寄存器；