[发明专利]锁存器、数据运算单元以及芯片

说明书

本发明实施例提供了一种锁存器、数据运算单元以及芯片，锁存器包括：输入端，用于输入数据；时钟信号端，用于提供时钟信号；锁存单元，与输入端连接，用于在时钟信号的控制下锁存从输入端输入的数据；反相单元，与锁存单元连接，用于对锁存单元输出的数据进行反相操作；反相单元与锁存单元之间存在一数据存储节点；保持电容，保持电容与数据存储节点连接，当锁存单元在时钟信号的控制下处于高阻状态时，保持电容用于存储数据存储节点处的数据；输出端，用于从反相单元读出数据。本发明实施例中的锁存器，晶体管数量较少，电路面积也较小。

技术领域

本发明实施例涉及半导体器件技术领域，尤其涉及一种锁存器、数据运算单元以及芯片。

背景技术

锁存器一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存。

传统的锁存器一般设置有反馈电路，用于将锁存器反相单元反接到锁存单元，上述反馈电路在时钟信号的控制下实现数据的锁存。参见图1，图1为现有的锁存器的电路结构图，该现有锁存器包括：串联连接在输入端和输出端之间的传输门101、反相器102、反相器103，以及连接在反相器102两端的反馈电路，该反馈电路由传输门104和反相器105串联而成。在时钟信号的控制下当传输门101截止时，传输门104导通，此时，反相器102、反相器105和传输门104之间形成导通的回路，从而将数据锁存至锁存器中。

上述锁存器中，由于引入了包括多个晶体管的反馈电路，因此，存在晶体管数量多，电路面积较大的问题。

发明内容

本发明的目的在于提出一种锁存器、数据运算单元以及芯片，用于解决现有锁存器中晶体管数量多，电路面积较大的问题。

本发明实施例的第一方面，提供了一种锁存器，包括：

输入端，用于输入数据；

时钟信号端，用于提供时钟信号；

锁存单元，与所述输入端连接，用于在所述时钟信号的控制下锁存从所述输入端输入的数据；

反相单元，与所述锁存单元连接，用于对所述锁存单元输出的数据进行反相操作；所述反相单元与所述锁存单元之间存在一数据存储节点；

保持电容，所述保持电容与所述数据存储节点连接，当所述第一锁存单元在所述时钟信号的控制下处于高阻状态时，所述保持电容用于存储所述数据存储节点处的数据；

输出端，用于从所述反相单元读出数据。

可选地，所述锁存单元包括：反相器和第一传输门；所述反相器与所述输入端连接，用于对所述输入端输入的数据进行反相操作；所述第一传输门与所述反相器连接，用于传输经所述反相器反相后的数据；所述保持电容电性连接至一地。

可选地，所述锁存单元包括：反相器和第一传输门；所述反相器与所述输入端连接，用于对所述输入端输入的数据进行反相操作；所述第一传输门与所述反相器连接，用于传输经所述反相器反相后的数据；所述保持电容为基于所述反相单元形成的寄生电容。

可选地，所述时钟信号端与所述第一传输门连接，用于控制所述锁存单元的状态，所述锁存单元的状态包括：高阻状态或导通状态。

可选地，所述第一传输门为抗漏电器件。

可选地，所述锁存单元包括第二传输门；所述保持电容电性连接至一地。

可选地，所述锁存单元包括第二传输门；所述保持电容为基于所述反相单元形成的寄生电容。

可选地，所述锁存单元包括三态反相器；所述保持电容的另一端电性连接至一地。