[发明专利]锁存器、数据运算单元以及芯片

权利要求书

1.一种锁存器，其特征在于，包括：

输入端，用于输入数据；

时钟信号端，用于提供时钟信号；

锁存单元，与所述输入端连接，用于在所述时钟信号的控制下锁存从所述输入端输入的数据；

反相单元，与所述锁存单元连接，用于对所述锁存单元输出的数据进行反相操作；所述反相单元与所述锁存单元之间存在一数据存储节点；

保持电容，所述保持电容与所述数据存储节点连接，当所述锁存单元在所述时钟信号的控制下处于高阻状态时，所述保持电容用于存储所述数据存储节点处的数据；

输出端，用于从所述反相单元读出数据。

2.根据权利要求1所述的锁存器，其特征在于，所述锁存单元包括：反相器和第一传输门；所述反相器与所述输入端连接，用于对所述输入端输入的数据进行反相操作；所述第一传输门与所述反相器连接，用于传输经所述反相器反相后的数据；所述保持电容电性连接至一地，或者，所述保持电容为基于所述反相单元形成的寄生电容。

3.根据权利要求1所述的锁存器，其特征在于，所述锁存单元包括第二传输门；所述保持电容电性连接至一地。

4.根据权利要求1的锁存器，其特征在于，所述锁存单元包括第二传输门；所述保持电容为基于所述反相单元形成的寄生电容。

5.根据权利要求1所述的锁存器，其特征在于，所述锁存单元包括三态反相器；所述保持电容电性连接至一地。

6.根据权利要求5所述的锁存器，其特征在于，所述三态反相器包括：第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管以及第二NMOS晶体管；所述第一PMOS晶体管、所述第二PMOS晶体管、所述第一NMOS晶体管以及所述第二NMOS晶体管依次串联在电源、地之间。

7.根据权利要求6所述的锁存器，其特征在于，所述时钟信号端分别与所述第二PMOS晶体管的栅极以及所述第一NMOS晶体管的栅极连接，用于控制所述锁存单元的状态，所述锁存单元的状态包括：高阻状态或导通状态；所述输入端分别与所述第一PMOS晶体管的栅极以及所述第二NMOS晶体管的栅极连接，用于将所述输入端输入的数据传输至所述锁存单元。

8.根据权利要求6所述的锁存器，其特征在于，所述时钟信号端分别与所述第一PMOS晶体管的栅极以及所述第二NMOS晶体管的栅极连接，用于控制所述锁存单元的状态，所述锁存单元的状态包括：高阻状态或导通状态；所述输入端分别与所述第二PMOS晶体管的栅极以及所述第一NMOS晶体管的栅极连接，用于将所述输入端输入的数据传输至所述锁存单元。

9.一种数据运算单元，包括互联连接的控制电路、运算电路、多个锁存器，所述锁存器为权利要求1-8任一项所述的锁存器。

10.一种芯片，其特征在于，包括至少一个如权利要求9所述的数据运算单元。