[发明专利]隐藏ECC编码延时的存储系统及方法

权利要求书

1.一种隐藏ECC编码延时的存储系统，其特征在于，所述系统包括：

写寄存器模块，用于输出写信号；

写中间寄存器模块，用于从写寄存器模块接收写信号，然后将写信号发送到SRAM的写信号输入端；

写数据寄存器，用于输出写数据；

ECC编码模块，用于从写数据寄存器接收写数据，根据写数据产生ECC检验码；

写数据中间寄存器，用于分别从写数据寄存器和ECC编码模块接收写数据和ECC检验码，将写数据和ECC校验码发送到SRAM的数据输入端；

SRAM，具有数据输入端、写信号输入端、读信号输入端、数据输出端；

旁路寄存器模块，用于从写数据中间寄存器接收写数据；

读寄存器模块，用于将读信号发送到SRAM的读信号输入端；

ECC译码检错模块，用于通过SRAM的数据输出端从SRAM读取数据和ECC检验码，根据读取的数据和ECC检验码对读取的数据进行检错纠错；

读数据选择器，具有第一输入端和第二输入端，第一输入端用于从旁路寄存器模块接收写数据，第二输入端用于从ECC译码检错模块接收从SRAM读取的数据，所述读数据选择器用于从两个输入端输入的数据中选择一种数据进行输出；

读数据寄存器，用于从读数据选择器接收选择的数据，

其中，当所述写中间寄存器模块和所述写数据中间寄存器的时序对齐时，被配置为将所述写信号和写数据同时分别发送到所述SRAM的写信号输入端和数据输入端；

其中，所述读寄存器模块被配置为，在所述写中间寄存器模块和所述写数据中间寄存器的时序对齐时，将读信号发送到所述SRAM的读信号输入端；

其中，所述读数据选择器被配置为，响应于写信号和读信号，在对同一地址进行写入后立即读取的操作时选择从旁路寄存器模块接收的写数据进行输出，在对不同地址进行读写操作时选择从ECC译码检错模块接收的从SRAM读取的检错纠错后的数据进行输出，

其中，所述写寄存器模块包括写使能寄存器和写地址寄存器，所述写中间寄存器模块包括写使能中间寄存器和写地址中间寄存器，所述写信号包括写使能信号和写地址信号，所述SRAM的写信号输入端进一步包括写使能信号输入端和写地址信号输入端；所述写使能寄存器和所述写使能中间寄存器电连接，所述写使能中间寄存器与所述SRAM的写使能信号输入端电连接，用于将所述写使能信号输入到所述SRAM；所述写地址寄存器和所述写地址中间寄存器电连接，所述写地址中间寄存器与所述SRAM的写地址信号输入端电连接，用于将所述写地址信号输入到所述SRAM，

其中，所述旁路寄存器模块包括第一级旁路数据寄存器和第二级旁路数据寄存器；所述第一级旁路数据寄存器用于从写数据中间寄存器接收写数据，所述第二级旁路数据寄存器用于从所述第一级旁路数据寄存器接收写数据，所述读数据选择器的第一输入端用于从所述第二级旁路数据寄存器接收写数据，

其中，在读寄存器模块将读信号发送到SRAM的读信号输入端后，所述写数据由所述写数据中间寄存器发送到所述第一级旁路数据寄存器，并经所述第一级旁路数据寄存器发送到所述第二级旁路数据寄存器，并由所述读数据选择器选中，

其中，所述读寄存器模块包括读使能寄存器和读地址寄存器，所述读信号包括读使能信号和读地址信号，所述SRAM的读信号输入端进一步包括读使能信号输入端和读地址信号输入端；所述的将读信号发送到SRAM的读信号输入端包括将所述读使能信号和所述读地址信号同时分别发送到所述SRAM的读使能信号输入端和读地址信号输入端，

其中，当所述写中间寄存器模块和所述写数据中间寄存器的时序对齐时，判断所述写地址信号和所述读地址信号是否相同；若二者相同，所述读数据选择器被配置为选择从旁路寄存器模块接收的写数据进行输出，否则，被配置为选择从ECC译码检错模块接收的从SRAM读取的检错纠错后的数据进行输出。

2.根据权利要求1所述的存储系统，其特征在于，所述ECC译码检错模块进一步被配置为在检查到多比特错误的情况下进行上报。