[发明专利]一种基于AXI的芯片互联系统

说明书

本发明提供了一种基于AXI的芯片互联系统，包括：物理层连接，采用高速串行总线进行片间物理层通信；数据链路层通信，数据链路层中包括CRC校验单元，用以保证数据传输的完整；还包括链路检测单元，用以检测链路层的稳定性；协议层通信，协议层为上层的用户提供AXI接口和AXI LITE接口。本发明通过高速串行总线实现片间的AXI总线互联，以最少的IO数实现最高的带宽，保证数据传输的可靠性。

技术领域

本公开涉及电子计算机软件技术领域，尤其涉及一种基于AXI的芯片互联系统。

背景技术

AXI是一种面向高性能、高带宽、低延时的片内总线，但是在原型验证领域，用户设计会被分割开，模块之间需要消耗大量的IO，并行接口对时序要求极高，最终实现的性能将会大大折扣。

发明内容

有鉴于此，本公开实施例提供一种基于AXI的芯片互联系统，通过高速串行总线实现片间的AXI总线互联，以最少的IO数实现最高的带宽，保证数据传输的可靠性。

为了实现上述目的，本发明提供如下技术方案：

一种基于AXI的芯片互联系统，包括：

物理层连接，采用高速串行总线进行片间物理层通信；

数据链路层通信，数据链路层中包括CRC校验单元，用以保证数据传输的完整；还包括链路检测单元，用以检测链路层的稳定性；

协议层通信，协议层为上层的用户提供AXI接口和AXI LITE接口，AXI LITE用以监控状态信息。

进一步地，发送端物理层中包括并串电路，用于输出串行数据，接收端物理层中包括同步电路，用于对高速串行总线进行稳定采样。

进一步地，接收端物理层中还包括串并电路，用于对串行数据进行串并转换后输出。

进一步地，链路检测单元包括bit顺序调整，用于对并行数据进行顺序调整。

进一步地，数据链路层还包括版本管理单元，用以完成后续方案的更新迭代。

进一步地，协议层和AXI接口之间设置FIFO电路，用于对数据进行缓存。

进一步地，发送端的协议层中包括寄存器空间，同时提供寄存器接口，用以对状态信息进行监控并且开放自定义协议接口。

本发明的一种基于AXI的芯片互联系统，其有益效果在于：

(1)以最少的IO数据实现了最高的带宽；

(2)基于高速串行总线实现物理层数据传输，提供高性能传输、高稳定性；

(3)拥有更灵活的硬件互联方案；

(4)可以在链路层上进行封装以支持更多的协议。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例中基于AXI的芯片互联系统的结构示意图；

图2为本发明实施例中物理层的逻辑框图；

图3为本发明实施例中链路层结构框图；

图4为本发明实施例中链路层中bit顺序调整的波形图；

图5为本发明实施例中协议层结构框图；

图6为本发明一个实施例结构示意图。

具体实施方式