[发明专利]存储器装置、用于操作其的方法以及自其读取档案的方法

说明书

本发明公开了一种存储器装置、用于操作其的方法以及自其读取档案的方法，其中该存储器装置包括可操作的耦合至存储器阵列的数据缓存器、可操作的耦合至数据缓存器的缓存以及以可操作的耦合至缓存的输入/输出接口。控制器因应于页面读取命令而执行连续页面读取操作以循序地将页面加载至数据缓存器并将页面移动至缓存，因应于缓存读取命令而执行缓存读取操作以将数据自缓存移动至输入/输出接口并暂停自缓存移动数据直至下一缓存读取命令为止，且因应于终止命令而终止连续页面读取操作。

技术领域

本发明涉及存储技术领域，尤其是涉及一种支持连续读取操作且尤其支持连续页面读取操作的集成电路存储器装置、用于操作其的方法以及自其读取档案的方法，存储器装置例如与非门快闪装置。

背景技术

一种类型的读取延迟(read latency)是接收到读取命令的时间与由读取命令请求的数据在输出处可用的时间之间的时间。在与非门(NAND)快闪装置中，此种类型的延迟可为相对长的。因此，对于一些操作，与非门闪存可显著慢于例如或非门(NOR)闪存等其他类型的存储器。

已经开发出被称为缓存读取(cache read)及连续读取(continuous read)的命令序列来解决与非门快闪装置的此种延迟。在连续读取命令序列中，与非门快闪装置被配置成输出循序页面，使得所述循序页面在页面之间具有较少延迟的情况下可用。对与非门闪存的连续读取操作可在主机的操作中包括三个基本阶段，如下：

(1)开始阶段：主机需要发布欲将新页面地址的数据读出至缓存的页面读取(C1)命令。读出所述页面数据花费读取延迟tR。

(2)循序连续读取阶段：主机在此阶段中连续地自存储器装置上的接口读出缓存中的数据。

(3)结束阶段：视读取协议而定，主机需要发布「结束」(C3)命令(一些常见的与非门快闪装置)，或者将芯片选择信号自0提升至1(串列周边接口(Serial PeripheralInterface，SPI)与非门快闪装置)，以终止循序连续读取操作。

在一些系统中，主机装置连接至连续读取存储器装置。主机装置可在接口缓冲器处接收数据流，然后将数据自接口缓冲器传输至内部存储器。在主机中可接收数据流的速率受到接口缓冲器的大小及接收数据的内部存储器的可用性的限制。

因此，期望提供一种在接收装置的控制下在连续读取操作中控制数据流的技术。

发明内容

本发明提供了一种支持灵活连续读取操作的技术。

本发明一个方面提供了一种存储器装置，其包括存储器阵列(例如与非门快闪阵列)、可操作的耦合至存储器阵列的数据缓存器以及可操作的耦合至数据缓存器的缓存。输入/输出接口以可操作的耦合至缓存，并为外部主机提供存取。存储器装置上的控制器对在输入/输出接口处接收的命令及地址作出响应，且包括用以控制存储器操作的电路，所述存储器操作包括：i)连续读取操作，将数据区段(例如页面)媒体流自存储器阵列输出至数据缓存器并自数据缓存器输出至缓存；以及ii)缓存读取操作，将数据自缓存输出至连接至主机的输入/输出接口。在以一通量(throughput)执行连续读取操作期间，缓存读取操作可以由主机控制的通量执行，连续读取操作的通量可与缓存读取操作的通量无关。

存储器装置上的控制器可因应于读取命令而执行连续读取操作，以将数据区段自存储器阵列加载至数据缓存器并在缓存变得可用时将数据区段移动至缓存。此外，控制器因应于缓存读取命令而执行缓存读取操作，以将数据自缓存移动至输入/输出接口并延迟自缓存移动数据直至下一缓存读取命令为止。控制器亦可因应于终止命令或控制信号的切换(toggling)而终止连续页面读取操作。

注意，在本说明提及「页面(page或pages)」的地方，其包括大小由存储器阵列与页面缓冲器中的数据缓存器之间的并列输入及输出路径决定的数据区段。应理解，在各种实施例中，可使用不同大小的数据区段来通过数据缓存器及缓存进行数据传输。