[发明专利]解决布线通道拐角处布线拥塞问题的设计优化方法

说明书

本发明实施例涉及一种解决布线通道拐角处布线拥塞问题的设计优化方法。所述设计优化方法包括：在芯片中宏单元的外凸角内预置可配置的预置布线单元；所述预置布线单元具有多根预置布线，每根预置布线的两端为一对具有对应关系的布线接口；所述每对布线接口中的第一接口设置在所述宏单元的第一边上，第二接口设置在所述第一边在所述外凸角一侧的相邻边上；建立所述第一接口与所述第二接口的等价关系；根据所述设计输入和所述等价关系执行自动布线，使得经过所述宏单元之间的布线通道拐角处的走线优先使用所述布线单元提供的预置布线作为布线资源。

技术领域

本发明涉及芯片设计技术领域，尤其涉及一种解决布线通道拐角处布线拥塞问题的设计优化方法。

背景技术

数字后端集成电路(IC)设计中，宏单元(Macro)是设计中最常见的单元。Macro是一个宽泛的概念，通常我们把它分为硬宏(Hard Macro)和软宏(Soft Macro)。硬宏是指特定的功能模块，例如包括存储器(Memory)、锁相环PLL、锁相环DLL等各种IP核，即用于专用集成电路(ASIC)或现场可编程逻辑阵列(FPGA)中的预先设计好的电路功能模块，硬宏的逻辑在其本身内部已经集成好，根据工艺库进行调用即可。

在设计中，宏单元按阵列排列，在每两个宏单元之间有一个走线轨道过道，称为布线通道(Channel)，布线通道中的走线轨道称为track。在宏单元外还存在标准单元如寄存器，这些标准单元之间根据设计的要求相互连接，构成逻辑路径，在逻辑路径上还存在为满足逻辑要求而设置的顶层标准单元如一些标准门单元，如与非门、或门等等。

在目前已有的自动布线工具中，标准单元之间的自动布线都是采用最短路径的方式，以图1为例，在A区域存在一簇标准单元，在B区域也存在一簇标准单元，B区域的一簇标准单元(STD cell)分别与A区域的一簇标准单元之间存在逻辑路径。在使用自动布线工具进行布线后，会形成图1中虚线所示形状的逻辑路径，在靠近宏单元的阳角的布线通道拐角处，走线因为遵循最短路径的原则，会贴近宏单元的阳角，导致在布线通道拐角处(图1中C区域)存在密集的走线，使得该局部区域存在设计规则检查(DRC)违规问题。

设计人员在遇到此问题时不得不手工修改布线，费时费力。此问题目前还没有得到有效的解决。

发明内容

本发明的目的是提供一种解决布线通道拐角处布线拥塞问题的设计优化方法，通过在宏单元的外凸角内预置可配置的预置布线单元，优化和扩充了布线通道拐角处的布线资源，解决了现有自动布线下布线通道拐角处布线拥塞问题。

为此，本发明实施例提供了一种解决布线通道拐角处布线拥塞问题的设计优化方法，包括：

在芯片中宏单元的外凸角内预置可配置的预置布线单元；所述预置布线单元具有多根预置布线，每根预置布线的两端为一对具有对应关系的布线接口；所述每对布线接口中的第一接口设置在所述宏单元的第一边上，第二接口设置在所述第一边在所述外凸角一侧的相邻边上；

建立所述第一接口与所述第二接口的等价关系；

根据所述设计输入和所述等价关系执行自动布线，使得经过所述宏单元之间的布线通道拐角处的走线优先使用所述布线单元提供的预置布线作为布线资源。

优选的，所述预置布线单元中，预置布线构建在相同和/或不同的金属层上。

优选的，所述预置布线单元中，预置布线的最长走线距离不超过芯片中标准单元的平均可驱动线长。

进一步优选的，所述方法还包括：确定所述芯片中标准单元的平均可驱动线长。

优选的，在所述在芯片中宏单元的外凸角内预置可配置的预置布线单元之前，所述方法还包括：

根据设计输入建立设计布局；所述设计布局包括宏单元、布线通道和标准单元的布局位置；