[发明专利]ESD保护电路及其实现方法

说明书

一种ESD保护电路及其实现方法，ESD保护电路结构包括：上拉网络单元、第一下拉网络单元以及第二下拉网络单元；上拉网络单元一端通过上RC单元连接电源，一端直接连接电源，一端连接第二下拉网络单元，一端连接第一下拉网络单元；第一下拉网络单元一端连接电源，一端连接地，一端连接上拉网络单元和第二下拉网络单元；第二下拉网络单元连接于电源和地之间并连接上拉网络单元和第一下拉网络单元。未发生ESD时，第二下拉网络单元关闭；发生ESD时，第一下拉网络单元在上RD单元作用下开启，使第二下拉网络单元开启，电源和地之间形成导电通路，泄放电荷。通过低压器件实现高压供电电路的ESD保护，降低ESD保护电路对供电电压的敏感度，防止器件损坏。

技术领域

本发明涉及集成电路设计领域，尤其与一种ESD保护电路及其实现方法有关。

背景技术

随着集成电路技术的发展，器件尺寸的降低，芯片内部可靠性也随之降低。静电放电(Electrostatic Discharge，ESD)是影响芯片可靠性的最主要的因素之一。常见的ESD失效模式如图1所示：（a）PN结击穿，（b）介质击穿，（c）金属熔融。

ESD防护电路是一种保护电路，它不能影响电路的正常工作，所以在设计的时候必须注意以下基本原则：

1）ESD保护电路必须在有ESD应力时提供静电放电通路，从而对芯片内核电路进行有效保护。

2）芯片引脚上有ESD应力时，保护电路不仅要为内核关键器件提供保护，还要保护自身以免被ESD电流烧毁。

3）芯片正常操作时，ESD保护电路相当于开路，其寄生参数不能对信号的传输产生太大影响。

在集成电路中加入ESD保护电路，旨在避免集成芯片内部电路遭受ESD损伤，因此在设计ESD保护电路时，还需兼顾ESD保护电路的导通速度，保证所设计的保护电路在ESD来临时能够及早导通，有效钳位ESD电压并及时泄放ESD电流。

常用ESD单元的电路如图2所示，其中C1和N3（用NMOS管构成的电容）构成ESD脉冲检测电路，P1和N1构成反相器，用以延长ESD放电时间，同时可以防止正常工作时的误触发。N2用来泄放ESD电流，为了区别正常上电和ESD脉冲，通常将RC时间常数设置在微秒级。当VDD正常上电时，因RC常数小于正常上电的时间，所以V1结点的电位可以被正常的充到VDD，使得 P1 管截止，N1管导通将V2结点拉至低电平VSS，从而使得N2管截止电路正常上电。在正常上电时，V1结点电位跟随VDD一起上升，而V2结点始终为低电平，N2管截止；当VDD电源线上遭受ESD应力时，由于RC暂态检测网络的时间常数大于ESD脉冲的持续时间，因此V1结点的电位跟不上VDD线上的ESD电压变化，从而P1管导通并将V2结点电位拉高，当V2点电位上升到N1管的阈值电压Vth时，N1管就会导通并泄放ESD电流。

随着集成电路制造工艺发展，器件特征尺寸逐渐减小，器件的工作和击穿电压不断降低，图2中VDD的电压值将受限于器件的耐压能力。

发明内容

针对上述现状，本发明提供一种ESD保护电路及其实现方法，通过低压器件实现高压供电电路的ESD保护，降低ESD保护电路对供电电压的敏感度，防止器件损坏。

为了实现本发明的目的，拟采用以下方案：

一种ESD保护电路，包括：上拉网络单元、第一下拉网络单元以及第二下拉网络单元；

上拉网络单元包括上RC单元，上拉网络单元一端通过上RC单元连接电源，一端直接连接电源，一端连接第二下拉网络单元，一端连接第一下拉网络单元；

第一下拉网络单元一端连接电源，一端连接地，一端连接上拉网络单元和第二下拉网络单元；

第二下拉网络单元连接于电源和地之间并连接上拉网络单元和第一下拉网络单元；