[发明专利]用于访问存储器单元的时序链

权利要求书

1.一种用于操作存储器装置的方法，其包括：

使用与存储库组相关联的存储库组逻辑来实施使用所述存储库组中的一或多个存储库执行的操作之间的第一延迟；

至少部分地基于实施所述第一延迟来发起使用所述存储库组的第一存储库执行的操作的第一子操作；

至少部分地基于发起所述第一子操作，使用不同于所述存储库组逻辑且与所述存储库组中的所述第一存储库相关联的逻辑来实施所述操作的所述第一子操作和所述操作的第二子操作之间的第二延迟，使用所述存储库组中的所述第一存储库来执行所述第一子操作和所述第二子操作且所述第一延迟具有比所述第二延迟的第二持续时间长的第一持续时间，其中所述第二延迟的所述第二持续时间是可调的；以及

至少部分地基于发起所述操作的所述第一子操作来执行所述操作。

2.根据权利要求1所述的方法，其还包括：

使用存储器器件的寄存器来识别所述第二延迟，其中实施所述第二延迟至少部分地基于使用所述寄存器识别所述第二延迟。

3.根据权利要求1所述的方法，其还包括：

从主机器件接收使用存储器单元阵列执行所述操作的命令，其中实施所述第一延迟至少部分地基于接收所述命令。

4.根据权利要求1所述的方法，其还包括：

至少部分地基于实施第一延迟来发起所述操作的多个子操作，其中所述多个子操作包括所述第一子操作和所述第二子操作；以及

至少部分地基于发起所述多个子操作，使用与所述存储库组中的所述第一存储库相关联的逻辑来为所述多个子操作的每个子操作实施相应的第二延迟，其中至少部分地基于发起所述多个子操作来执行所述操作。

5.根据权利要求1所述的方法，其中所述逻辑作为CMOS阵列下CuA逻辑的一部分定位于存储器单元阵列下方。

6.根据权利要求1所述的方法，其中所述第一延迟包括发起所述操作和发起不同于所述操作的第二操作之间的所述第一持续时间。

7.根据权利要求1所述的方法，其中所述第二延迟包括发起所述操作的所述第一子操作和所述操作的所述第二子操作之间的所述第二持续时间。

8.根据权利要求1所述的方法，其中所述逻辑与所述存储库组的所述第一存储库的分块相关联。

9.一种存储器装置，其包括：

存储库组逻辑，所述存储库组逻辑可操作以控制存储库组中的多个存储库的一或多个操作，且可操作以实施使用所述存储库组中的所述多个存储库执行的操作之间的第一延迟；

包括存储器单元阵列的所述存储库组中的存储库；以及

逻辑，所述逻辑不同于所述存储库组逻辑，所述逻辑与所述存储库组的所述存储库相关联，且可操作以实施使用所述存储库组的所述存储库执行的操作的第一子操作和使用所述存储库组的所述存储库执行的所述操作的第二子操作之间的第二延迟，其中所述第二延迟的持续时间是可调的。

10.根据权利要求9所述的存储器装置，其还包括：

用于存储与所述第二延迟相关联的信息的寄存器，其中与所述存储库相关联的所述逻辑可操作以识别作为实施所述第二延迟的一部分而存储在所述寄存器中的所述信息。

11.根据权利要求9所述的存储器装置，其中与所述存储库相关联的所述逻辑作为CMOS下阵列CuA逻辑的一部分定位于所述存储器单元阵列下方。

12.根据权利要求9所述的存储器装置，其中：

所述存储库组包括所述多个存储库；

所述多个存储库中的每个存储库包括一或多个区段；并且

所述一或多个区段的每个区段包括一或多个分块。

13.根据权利要求9所述的存储器装置，其中所述逻辑与所述存储库的区段相关联。