[发明专利]带导电性图案的结构体及其制造方法

说明书

本发明提供可利用简便的制造工序获得且层间密合性良好的带导电性图案的结构体及其制造方法。本发明的一个方式提供一种带导电性图案的结构体，其具备基材以及配置在上述基材的表面的包含铜的导电性层，其中，设上述导电性层的与上述基材对置的一侧的主面为第1主面、设与上述第1主面相反的一侧的主面为第2主面时，上述导电性层在从上述第1主面起到导电性层厚度方向深度100nm为止的第1主面侧区域具有0.01体积％以上50体积％以下的空隙率，并且在从上述第2主面起到导电性层厚度方向深度100nm为止的第2主面侧区域具有10体积％以下的空隙率。

技术领域

本发明涉及带导电性图案的结构体及其制造方法。

背景技术

电路基板具有在基板上施有导电性布线的结构。电路基板的制造方法通常如下所述。首先，在贴合有金属箔的基板上涂布光致抗蚀剂。接着，对光致抗蚀剂进行曝光和显影，得到所期望的电路图案的底板状的形状。之后，通过化学蚀刻除去未被光致抗蚀剂覆盖的部分的金属箔，形成图案。由此能够制造出高性能的电路基板。但是，现有的方法具有工序数多、繁杂、并且需要光致抗蚀剂材料等缺点。

与之相对，利用分散有选自由金属微粒和金属氧化物微粒组成的组中的微粒的分散体(下文中也称为“糊料材料”)将所期望的布线图案直接印刷在基材上的直接印刷技术受到了关注。该技术的工序数少、不必使用光致抗蚀剂材料等，生产率极高。

在直接印刷技术中，在基材(作为支撑体)上应用上述糊料材料，接着进行烧制，由此可以在基材上形成金属质膜(例如在使用铜微粒和/或铜氧化物颗粒的情况下形成含铜膜)。现有技术中，已知为了提高支撑体与金属质膜的密合性会在基材上设置属于氧化硅的胶态氧化硅作为基底层(例如参见专利文献1)。

现有技术文献

专利文献

专利文献1：国际公开第2016/031860号

发明内容

发明所要解决的课题

但是，专利文献1中所记载的被用于基底层的胶态氧化硅虽然对金属的密合性优异，但是与树脂的密合性差。因此，基材的材质为树脂的情况下，会由于药剂的侵入和热膨胀而在基底层与基材之间产生剥离，可能会降低产品的可靠性。另外，由于需要将胶态氧化硅涂布在基材上的工序，因此还具有工序数增加这样的缺点。

鉴于这样的状况，本发明的目的在于提供可利用简便的制造工序获得且层间密合性良好的带导电性图案的结构体及其制造方法。

用于解决课题的手段

本发明包括下述方式。

[1]一种带导电性图案的结构体，其具备：

基材、以及

配置在上述基材的表面的包含铜的导电性层，

其中，

设上述导电性层的与上述基材对置的一侧的主面为第1主面、设与上述第1主面相反的一侧的主面为第2主面时，上述导电性层在从上述第1主面起到导电性层厚度方向深度100nm为止的第1主面侧区域具有0.01体积％以上50体积％以下的空隙率，并且在从上述第2主面起到导电性层厚度方向深度100nm为止的第2主面侧区域具有10体积％以下的空隙率。

[2]如上述方式1所述的带导电性图案的结构体，其中，上述第1主面侧区域的空隙率大于上述第2主面侧区域的空隙率。

[3]如上述方式1或2所述的带导电性图案的结构体，其中，上述第1主面侧区域的氧原子相对于铜原子的元素比大于上述第2主面侧区域的氧原子相对于铜原子的元素比。

[4]如上述方式1～3中任一项所述的带导电性图案的结构体，其中，上述第1主面侧区域的氧原子相对于铜原子的元素比大于0.025。