[发明专利]多主控存储器控制器的错误校正码

说明书

一种设备(200)包含中央处理单元(CPU)核心(202)和耦合到所述CPU核心的高速缓存子系统(206)。所述高速缓存子系统包含存储器，所述存储器经配置以存储一行数据和与所述数据行(224)相关联的错误校正码(ECC)校验子，其中所述ECC校验子基于所述数据行进行计算，并且所述ECC校验子是第一类型ECC。所述高速缓存子系统还包含控制器(222)，所述控制器经配置以响应于来自经配置以实施第二类型ECC的主控的请求，所述请求被引导到所述数据行，将所述数据行的所述第一类型ECC校验子转换为第二类型ECC校验子，向所述主控发送响应。所述响应包含所述数据行和与所述数据行相关联的所述第二类型ECC校验子。

背景技术

一些存储器系统包含多级高速缓存系统，其中存储器(例如高速缓存)的层级提供对高速缓存数据的不同存取速度。第一级(L1)高速缓存紧密耦合到中央处理单元(CPU)核心，并为CPU核心提供对高速缓存数据的相对快速的存取。第二级(L2)高速缓存也耦合到CPU核心，并且在一些实例中，第二级(L2)高速缓存比L1高速缓存更大并因此保存更多的数据，尽管L2高速缓存提供比L1高速缓存相对更慢的对高速缓存数据的存取。层级的额外存储器级别是可能的。

发明内容

在一些实例中，一种设备包含中央处理单元(CPU)核心和耦合到所述CPU核心的高速缓存子系统。所述高速缓存子系统包含存储器，所述存储器经配置以存储一行数据和与所述数据行相关联的错误校正码(ECC)校验子，其中所述ECC校验子基于所述数据行进行计算，并且所述ECC校验子是第一类型ECC。所述高速缓存子系统还包含控制器，所述控制器经配置以响应于来自经配置以实施第二类型ECC的主控的请求，所述请求被引导到所述数据行，将所述数据行的所述第一类型ECC校验子转换为第二类型ECC校验子，向所述主控发送响应。所述响应包含所述数据行和与所述数据行相关联的所述第二类型ECC校验子。

在一些实例中，一种方法包含：计算一行数据的单错误校正、双错误检测(SECDED)错误校正码(ECC)校验子；将所述数据行和与所述数据行相关联的所述SECDED ECC校验子存储在存储器中；由控制器接收来自经配置以实施单错误检测(SED)ECC的主控的请求，所述请求被引导到所述数据行：由所述控制器将所述数据行的所述SECDED ECC校验子转换为SED ECC校验子；以及由所述控制器向所述主控发送响应，所述响应包含所述数据行和与所述数据行相关联的所述SED ECC校验子。

在一些实例中，二级(L2)高速缓存子系统包含经配置以存储一行数据和与所述数据行相关联的错误校正码(ECC)校验子的存储器。所述ECC校验子基于所述数据行进行计算，且所述ECC校验子是单错误校正、双错误检测(SECDED)ECC校验子。所述L2高速缓存子系统还包含控制器，所述控制器经配置以响应于来自经配置以实施单错误校正(SED)ECC的主控请求，所述请求被引导到所述数据行，将所述数据行的所述SECDED ECC校验子转换为SEDECC校验子。所述控制器还经配置以向所述主控发送响应，所述响应包含所述数据行和与所述数据行相关联的所述SED ECC校验子。

在一些实例中，一种设备包含中央处理单元(CPU)核心和耦合到所述CPU核心的高速缓存子系统。所述高速缓存子系统包含第一存储器、第二存储器和耦合到所述第一和所述第二存储器的控制器。所述控制器经配置以对所述第一存储器执行一系列清理事务，并对所述第二存储器执行功能事务。所述清理事务的一者和所述功能事务同时执行。

在一些实例中，一种方法包含由控制器对第一存储器执行一系列错误校正码(ECC)清理事务；以及由所述控制器对第二存储器执行功能事务。所述ECC清理事务的一者和所述功能事务同时执行。