[发明专利]多主控存储器控制器的错误校正码

权利要求书

1.一种设备，其包括：

中央处理单元(CPU)核心；和

高速缓存子系统，其耦合到所述CPU核心，所述高速缓存子系统包括：

存储器，其经配置以存储一行数据和与所述数据行相关联的错误校正码(ECC)校验子，其中所述ECC校验子基于所述数据行进行计算，其中所述ECC校验子是第一类型ECC；和

控制器，其经配置以响应于来自经配置以实施第二类型ECC的主控的请求，所述请求被引导到所述数据行：

将所述数据行的所述第一类型ECC校验子转换为第二类型ECC校验子；和

向所述主控发送响应，所述响应包括所述数据行和与所述数据行相关联的所述第二类型ECC校验子。

2.根据权利要求1所述的设备，其中当所述控制器将所述数据行的所述第一类型ECC校验子转换为所述第二类型ECC时，所述控制器进一步经配置以：

重新计算所述数据行的第一类型ECC校验子；

基于与所述数据行相关联的所述重新计算的第一类型ECC校验子与所述第一类型ECC校验子的比较，确定在所述数据行中存在单个错误；

用经校正的数据行盖写所述存储器中的所述数据行，其中在所述经校正的数据行中校正所述单个错误；和

基于所述经校正的数据行计算所述第二类型ECC校验子。

3.根据权利要求1所述的设备，其中在单个总线事务中，将包含所述相关联的第二类型ECC校验子的所述响应从所述高速缓存子系统传输到所述主控。

4.根据权利要求1所述的设备，其中所述控制器经进一步配置以响应于所述请求进行以下操作：

重新计算所述数据行的第一类型ECC校验子；

基于与所述数据行相关联的所述重新计算的第一类型ECC校验子与所述第一类型ECC的比较，确定在所述数据行中存在多于一个错误；和

响应于确定在所述数据行中存在多于一个错误生成中断。

5.根据权利要求1所述的设备，其中所述第一类型ECC包括单错误校正、双错误检测(SECDED)ECC，并且所述第二类型ECC包括单错误检测(SED)ECC。

6.一种方法，其包括：

计算一行数据的单错误校正、双错误校正检测(SECDED)错误校正码(ECC)校验子；

在存储器中存储所述数据行和与所述数据行相关联的所述SECDED ECC校验子；由控制器接收来自经配置以实施单错误检测(SED)ECC的主控的请求，所述请求被引导到所述数据行：

由所述控制器将所述数据行的所述SECDED ECC校验子转换为SED ECC校验子；和

由所述控制器向所述主控发送响应，所述响应包括所述数据行和与所述数据行相关联的所述SED ECC校验子。

7.根据权利要求6所述的方法，其中将所述数据行的所述SECDED ECC校验子转换为所述SED ECC进一步包括：

重新计算所述数据行的SECDED ECC校验子；

基于与所述数据行相关联的所述重新计算的SECDED ECC校验子与所述SECDED ECC校验子的比较，确定在所述数据行中存在单个错误；

用经校正的数据行盖写所述存储器中的所述数据行，其中在所述经校正的数据行中校正所述单个错误；和

基于所述经校正的数据行计算所述SED ECC校验子。

8.根据权利要求6所述的方法，其进一步包括在单个总线事务中将包含所述相关联SEDECC校验子的所述响应传输到所述主控。

9.根据权利要求6所述的方法，其进一步包括响应于接收所述请求：

重新计算所述数据行的SECDED ECC校验子；

基于与所述数据行相关联的所述重新计算的SECDED ECC校验子与所述SECDED ECC的比较，确定在所述数据行中存在多于一个错误；和

响应于确定在所述数据行中存在多于一个错误生成中断。