[发明专利]用于管理行存取计数的设备和方法

说明书

本公开的实施例是针对用于管理存储器的字线的存取计数的设备和方法。对侵害者字线的重复存取可造成所述存储器的附近受害者字线中的增加的数据降级。给定字线的所述存取计数可存储于沿着所述字线定位的计数器存储器单元中。当存取所述字线时，所述计数器存储器单元可经读出到刷新电路，所述刷新电路可基于存储于所述计数器存储器单元中的所述值确定所述存取计数。如果所述存取计数低于阈值，那么可递增所述存取计数且写回到所述计数器存储器单元。如果所述存取计数高于所述阈值，那么所述刷新电路可用信号表示所述经存取字线是侵害者，且可复位所述存取计数的所述值，然后将所述值写回到所述计数器存储器单元。

相关申请案的交叉引用

本申请要求2019年2月6日提交的第16/268,818号美国申请案的优先权，所述美国申请案出于任何目的以全文引用的方式并入本文中。

背景技术

信息可作为物理信号存储在存储器的个别存储器单元上(例如，电容性元件上的电荷)。存储器可以是易失性存储器，且物理信号可随时间推移衰减(其可能使存储于存储器单元中的信息降级或毁坏)。可能需要通过例如重写信息将物理信号恢复到初始值来周期性地刷新存储器单元中的信息。

随着存储器组件的大小减小，存储器单元的密度大大增加。重复存取特定存储器单元或存储器单元组(通常称为‘行锤击(row hammer)’)可能导致附近存储器单元中数据降级的速率增加。可能需要识别经重复存取的地址以使得可刷新附近存储器单元。

发明内容

在至少一个方面中，本公开涉及一种设备，其包含存储数据的存储器单元、计数器存储器单元，以及耦合到存储器单元中的每一个和计数器存储器单元中的每一个的字线。所述计数器存储器单元存储对所述字线的存取次数。

存储器单元可耦合到第一数据总线，且计数器存储器单元可耦合到第二数据总线。所述设备还可包含耦合到第二数据总线的计数器电路。计数器电路响应于与字线相关联的存取命令而可读取所述存取次数且写入经更新存取次数。

额外存储器单元可位于字线的一端处。计数器存储器单元和存储器单元可为物理上相同的。所述设备还可以包含经配置以基于存取次数确定字线是否为侵害者字线的刷新地址控制电路。

在至少一个方面中，本公开涉及一种设备包含存储器阵列、存储器接口和刷新地址控制电路。存储器阵列包含多个字线，字线中的每一个包含计数器存储器单元。存储器接口对所述多个字线中的指定一个执行存取操作。刷新地址控制电路可响应于所述存取操作而读取所述多个字线中的所述指定一个的所述计数器存储器单元中的值，基于所述读取值确定所述多个字线中的所述指定一个的存取计数，且将经更新存取计数写入到所述多个字线中的所述指定一个的所述计数器存储器单元。

计数器存储器单元可位于所述多个字线与多个计数器位线的相交点处。刷新地址控制电路可将存取计数的值与阈值进行比较。所述刷新地址控制电路可当所述存取计数的值小于所述阈值时将所述存取计数的经递增值写入到所述多个字线中的所述指定一个的所述计数器存储器单元。所述刷新地址控制电路可当所述存取计数的值大于所述阈值时刷新与所述多个字线中的所述指定一个相关联的受害者字线。刷新地址控制电路可包含可周期性地激活时序信号的振荡器。刷新地址控制电路可响应于时序信号的激活而递增存取计数的值。

在至少一个方面中，本公开涉及一种设备，其包含字线、计数器电路和刷新控制电路。字线包含多个存储器单元，且所述多个存储器单元的一部分是存储存取计数的计数器存储器单元。计数器电路响应于与字线相关联的存取命令而从计数器存储器单元读取存取计数。刷新控制电路基于存取计数与阈值的比较而确定字线是否为侵害者字线，并且还执行与侵害者字线相关联的至少一个受害者字线的目标刷新。

计数器存储器单元可位于字线的一端处。刷新控制电路可包含可存储与侵害者字线相关联的行地址的侵害者地址寄存器。侵害者地址寄存器可响应于存取计数大于阈值而存储当前行地址。