[发明专利]三维存储器件

权利要求书

1.一种三维(3D)存储器件，包括：

衬底；

处于所述衬底上的外围电路；

处于所述外围电路上方的包括交替的导电层和电介质层的存储堆叠体；

处于所述存储堆叠体上方的N型掺杂半导体层；

多个沟道结构，其各自垂直地贯穿所述存储堆叠体延伸到所述N型掺杂半导体层中，其中，所述多个沟道结构的每一者的上端与所述N型掺杂半导体层的顶表面平齐或处于其下方，其中，每个沟道结构包括半导体沟道，所述半导体沟道延伸到所述N型掺杂半导体层中的部分包括掺杂多晶硅；以及

处于所述存储堆叠体上方并且与所述N型掺杂半导体层接触的源极接触部。

2.根据权利要求1所述的3D存储器件，其中，所述N型掺杂半导体层包括多晶硅。

3.根据权利要求1所述的3D存储器件，其中，所述N型掺杂半导体层包括单晶硅。

4.根据权利要求1-3中的任何一项所述的3D存储器件，其中，所述沟道结构的每一者还包括存储膜，并且所述存储膜的上端处于所述半导体沟道的上端下方。

5.根据权利要求4所述的3D存储器件，其中，所述存储膜的所述上端处于所述N型掺杂半导体层的所述顶表面下方，并且所述半导体沟道的所述上端与所述N型掺杂半导体层的所述顶表面平齐或处于其下方。

6.根据权利要求1所述的3D存储器件，其中，所述N型掺杂半导体层包括包围所述半导体沟道的所述部分并与其接触的半导体插塞，并且所述半导体插塞的掺杂浓度不同于所述N型掺杂半导体层的其余部分的掺杂浓度。

7.根据权利要求1所述的3D存储器件，还包括处于所述源极接触部上方并与其电连接的互连层。

8.根据权利要求7所述的3D存储器件，还包括贯穿所述N型掺杂半导体层的第一接触部，其中，所述N型掺杂半导体层至少通过所述源极接触部、所述互连层和所述第一接触部电连接到所述外围电路。

9.根据权利要求8所述的3D存储器件，还包括贯穿所述N型掺杂半导体层的第二接触部，其中，所述互连层包括电连接到所述第二接触部的接触焊盘。

10.根据权利要求1所述的3D存储器件，还包括绝缘结构，所述绝缘结构垂直地贯穿所述存储堆叠体延伸并且横向地延伸，以将所述多个沟道结构分成多个块。

11.根据权利要求10所述的3D存储器件，其中，所述绝缘结构填充有一种或多种电介质材料。

12.根据权利要求10所述的3D存储器件，其中，所述绝缘结构的顶表面与所述N型掺杂半导体层的底表面平齐。

13.根据权利要求1所述的3D存储器件，还包括处于所述外围电路与所述存储堆叠体之间的键合界面。

14.一种三维(3D)存储器件，包括：

衬底；

处于所述衬底上方的包括交替的导电层和电介质层的存储堆叠体；

处于所述存储堆叠体上方的N型掺杂半导体层；以及

多个沟道结构，其各自垂直地贯穿所述存储堆叠体延伸到所述N型掺杂半导体层中；

其中，所述多个沟道结构的每一者包括存储膜和半导体沟道，所述存储膜的上端处于所述半导体沟道的上端下方；并且

所述N型掺杂半导体层包括包围所述半导体沟道的部分并与其接触的半导体插塞，并且所述半导体插塞的掺杂浓度不同于所述N型掺杂半导体层的其余部分的掺杂浓度。

15.根据权利要求14所述的3D存储器件，其中，所述半导体插塞包括多晶硅，并且所述N型掺杂半导体层的所述其余部分包括多晶硅。