[实用新型]一种芯片逻辑电平检测装置

权利要求书

1.一种芯片逻辑电平检测装置，其特征在于：包括16脚芯片IC座(1)、电压跟随器电路(2)、高低电平检测电路(3)、窗口比较器电路(4)、编码器模块(5)、管脚切换模块(6)、万用表(7)；所述16脚芯片IC座(1)与电压跟随器电路(2)相连，电压跟随器电路(2)分别与高低电平检测电路(3)、窗口比较器电路(4)、管脚切换模块(6)相连，窗口比较器电路(4)通过编码器模块(5)与管脚切换模块(6)连接，管脚切换模块(6)与万用表(7)连接。

2.根据权利要求1所述的芯片逻辑电平检测装置，其特征在于：所述电压跟随器电路(2)有若干个，每个电压跟随器电路(2)均包括电阻R1、集成运算放大器A1；电阻R1的一端与集成运算放大器A1的同相输入端连接,集成运算放大器A1的反相输入端与集成运算放大器A1的输出端连接；所述16脚芯片IC座(1)的每一管脚均分别与一个电压跟随器电路(2)的输入端连接。

3.根据权利要求1所述的芯片逻辑电平检测装置，其特征在于：所述高低电平检测电路(3)有若干个，每个高低电平检测电路(3)均包括电阻R2、集成运算放大器A2、集成运算放大器A3、MOS管B1、MOS管B2、发光二极管LED1、LED2；所述集成运算放大器A2的同相输入端、集成运算放大器A3的反相输入端均与电压跟随器电路(2)的输出端连接；集成运算放大器A2的反相输入端与正2V电源连接，输出端与MOS管B1的栅极连接；MOS管B1的源极与电源正5V连接，MOS管B1的漏极与发光二极管LED1的阳极连接；集成运算放大器A3的同相输入端与正0.8V电源连接，输出端与MOS管B2的栅极连接；MOS管B2的源极与电源正5V连接，MOS管B2的漏极与发光二极管LED2的阳极连接；发光二极管LED1、发光二极管LED2的阴极连接在一起后通过电阻R2接地。

4.根据权利要求1所述的芯片逻辑电平检测装置，其特征在于：所述窗口比较器电路(4)有若干个，每个窗口比较器电路(4)均包括集成运算放大器A4、集成运算放大器A5、二极管C1、二极管C2；所述电压跟随器电路(2)的集成运算放大器A1的输出端分别与集成运算放大器A4的反相输入端、集成运算放大器A5的同相输入端连接，集成运算放大器A4的同相输入端与正2V电源连接，集成运算放大器A5的反相输入端与正0.8V电源连接，集成运算放大器A4、A5的输出端分别与二极管C1、C2的阳极连接，二极管C1、C2的阴极连接在一起后作为窗口比较器电路(4)的输出端。

5.根据权利要求4所述的芯片逻辑电平检测装置，其特征在于：所述编码器模块(5)包括74LS148优先编码器Ⅰ、74LS148优先编码器Ⅱ；74LS148优先编码器Ⅰ的Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7分别与16脚芯片IC座(1)的1～8管脚对应的窗口比较器电路(4)的输出端连接，74LS148优先编码器Ⅱ的Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7分别与16脚芯片IC座(1)的9～16管脚对应的窗口比较器电路(4)的输出端连接；74LS148优先编码器Ⅰ的D0、D1、D2端分别连接着CD4051单8通道数字控制模拟电子开关Ⅰ的A、B、C端，74LS148优先编码器Ⅱ的D0、D1、D2端分别连接着CD4051单8通道数字控制模拟电子开关Ⅱ的A、B、C端。

6.根据权利要求5所述的芯片逻辑电平检测装置，其特征在于：所述管脚切换模块(6)包括CD4051单8通道数字控制模拟电子开关Ⅰ、CD4051单8通道数字控制模拟电子开关Ⅱ，万用表(7)包括万用表Ⅰ、万用表Ⅱ；CD4051单8通道数字控制模拟电子开关Ⅰ的E0、E1、E2、E3、E4、E5、E6、E7分别与16脚芯片IC座(1)的1～8管脚连接的电压跟随器电路(2)的输出端连接，CD4051单8通道数字控制模拟电子开关Ⅱ的E0、E1、E2、E3、E4、E5、E6、E7分别与16脚芯片IC座(1)的9～16管脚连接的电压跟随器电路(2)的输出端连接；CD4051单8通道数字控制模拟电子开关Ⅰ的COM端与万用表Ⅰ的正极输入端连接，CD4051单8通道数字控制模拟电子开关Ⅱ的COM端与万用表Ⅱ的正极输入端连接。