[发明专利]嵌入式系统中加快SM9双线性对运算的实现方法及装置

权利要求书

1.一种嵌入式系统中加快SM9双线性对运算的实现方法，其特征在于，包括如下步骤：

步骤S1，协处理器根据获取的随机数计算得到第一坐标数据及第二坐标数据，将所述第一坐标数据存储到第一寄存器中及所述第二坐标数据存储到第二寄存器中；

步骤S2，所述协处理器将所述第二寄存器中的数据映射到第三坐标数据，并将映射后的第三坐标数据存储到第三寄存器中；

步骤S3，所述协处理器获取第二预设值，按照所述第二预设值的比特数由高到低顺次排列；

步骤S4，若当前比特数最高的比特为非特定比特时，转到步骤S5执行处理；若当前比特数最高的比特为特定比特时，转到步骤S9执行处理；

步骤S5，所述协处理器根据所述第一寄存器中的数据及所述第三寄存器中的数据进行线函数点倍运算，将得到的运算结果存入第四寄存器的第二数据组中；

步骤S6，所述协处理器对所述第三寄存器中的数据进行点倍运算，得到运算结果，将运算结果更新所述第三寄存器中的数据；

步骤S7，所述协处理器对第五寄存器中的第一数据组做十二次域平方运算，将运算结果更新所述第五寄存器中的数据；

步骤S8，所述协处理器对所述第四寄存器中的数据与所述第五寄存器中的数据做十二次域乘法运算，将运算结果更新所述第五寄存器中的数据；若所述比特为非最后一个比特时，顺次选取下一个比特数最高的比特后，根据步骤S5至步骤S8中得到的数据，转到步骤S4进行遍历处理；若所述比特为最后一个比特时，基于前述运算得到的数据转到步骤S12进行处理；

步骤S9，所述协处理器根据所述第三寄存器中的数据、所述第一寄存器中的数据及所述第二寄存器中的数据进行线函数点加运算，将运算结果更新所述第四寄存器中的第二数据组中的数据；

步骤S10，所述协处理器根据所述第三寄存器中的数据与所述第二寄存器中的数据进行点加运算，将运算结果更新所述第三寄存器中的数据；

步骤S11，所述协处理器根据所述第四寄存器中的数据与所述第五寄存器中的数据做十二次域乘法运算，将运算结果更新所述第五寄存器中的数据；顺次选取下一个比特数最高的比特后，根据步骤S9至步骤S11中得到的数据，转到步骤S4进行遍历处理；

步骤S12，所述协处理器根据获取的第一预设值、第三预设值及所述第二寄存器中的数据进行二次扩域空间运算，将得到的运算结果存储到第六寄存器及第七寄存器中；

步骤S13，所述协处理器根据所述第一寄存器中的数据、所述第六寄存器中的数据、所述第七寄存器中的数据、所述第三寄存器中的数据及所述第四寄存器中的数据执行点加运算，将运算结果更新所述第四寄存器中的数据及所述第三寄存器中的数据，并根据所述第四寄存器中的数据与所述第五寄存器中的数据做十二次域乘法运算，将运算结果更新所述第五寄存器中的数据；

步骤S14，所述协处理器对所述第五寄存器中的数据进行运算，得到线性对运算结果并保存。

2.如权利要求1所述的方法，其特征在于，所述步骤S1，包括：

所述协处理器计算所述随机数关于第一预设值的逆，将得到的运算结果存储到第八寄存器中；

所述协处理器根据所述随机数与所述第一寄存器中的数据进行点乘运算，将运算结果存储到所述第一寄存器中；

所述协处理器根据第八寄存器中的数据与所述第二寄存器中的数据进行点乘运算，将运算结果存储到所述第二寄存器。

3.如权利要求2所述的方法，其特征在于，所述步骤S2，包括：

所述协处理器将第二寄存器中二维的第二坐标数据映射到第三寄存器中三维的第三坐标数据。

4.如权利要求1所述的方法，其特征在于，所述步骤S3，包括：

所述协处理器获取第二预设值6*t+2，确定所述第二预设值6*t+2的比特数，按照比特数由高到低顺次排列，其中，最低比特数为第0比特，t 是60000000 0058F98A。

5.如权利要求1所述的方法，其特征在于，所述步骤S4中的特定比特为第1比特。