[发明专利]可编程集成电路底层

权利要求书

1.一种使用设计工具在可编程器件上实现逻辑电路的方法，包括：

从可编程器件上的路由网络提取底层，其中，所提取的底层包括路由网络中满足目标路由约束的路由布线的子集；以及

将逻辑电路映射到所提取的底层。

2.根据权利要求1所述的方法，其中，提取底层包括：

访问数据库以获得关于路由网络的信息。

3.根据权利要求2所述的方法，其中，提取底层还包括：

接收目标路由约束，其中，所述目标路由约束包括从由以下各项组成的组中选择的约束：源坐标、定时要求、速度要求、路由资源类型、路由方向和串扰属性。

4.根据权利要求1所述的方法，还包括：

确定逻辑电路是否被完全映射到所提取的底层。

5.根据权利要求4所述的方法，还包括：

响应于确定逻辑电路不能被完全映射到所提取的底层，对逻辑电路的未映射部分执行附加布局和路由操作。

6.根据权利要求1所述的方法，还包括：

在可编程器件上的至少一个其它区上使用所提取的底层。

7.根据权利要求1所述的方法，其中，所提取的底层包括多个相邻可编程逻辑块。

8.根据权利要求1-7中任一项所述的方法，其中，所提取的底层包括多个2:1数据路径缩减运算器。

9.根据权利要求8所述的方法，其中，所述多个2:1数据路径缩减运算器包括多个2:1多路复用器。

10.根据权利要求8所述的方法，其中，所述多个2:1数据路径缩减运算器包括多个加法器。

11.根据权利要求8所述的方法，其中，所述多个2:1数据路径缩减运算器包括多个逻辑门。

12.根据权利要求8所述的方法，其中，所述多个2:1数据路径缩减运算器具有不同的进入和外出模式。

13.一种集成电路，包括：

可编程路由网络；以及

使用从可编程路由网络提取的底层实现的逻辑电路，其中，底层包括可编程路由网络内的满足目标路由约束的布线模式。

14.根据权利要求13所述的集成电路，其中，所述底层包括多个可编程逻辑块。

15.根据权利要求13所述的集成电路，其中，所述底层包括多个相邻可编程逻辑块。

16.根据权利要求14所述的集成电路，其中，所述底层中的所述多个可编程逻辑块中的至少一个用于实现2:1数据路径缩减运算器。

17.根据权利要求16所述的集成电路，其中，所述2:1数据路径缩减运算器包括2:1多路复用器。

18.根据权利要求16所述的集成电路，其中，所述2:1数据路径缩减运算器包括加法器。

19.根据权利要求16所述的集成电路，其中，所述2:1数据路径缩减运算器包括逻辑门。

20.根据权利要求13-19中任一项所述的集成电路，其中，所述目标路由约束包括定时约束。

21.一种用于实现可编程器件上的逻辑电路的设计工具，包括：

用于从可编程器件上的路由网络提取底层的装置，其中，所提取的底层包括路由网络中满足目标路由约束的路由布线的子集；以及

用于将逻辑电路映射到所提取的底层的装置。