[发明专利]计算机可读存储介质、闪存芯片的数据读取方法及装置

说明书

本发明涉及一种计算机可读存储介质、闪存芯片的数据读取方法及装置，该方法由处理单元加载并执行程序代码时实施，包含：发出读取指令给闪存接口，驱动闪存接口启动数据读取操作，用于从芯片的位置读取数据；计算相应于读取指令的输出时间点；以及当目前时间到达或晚于输出时间点时，发出相应于读取指令的随机输出指令给闪存接口，驱动闪存接口将数据存储到随机存取存储器。由此，本发明通过如上所述的输出时间点来决定随机输出指令的发出时机，可避免NAND总线因为不必要的等待读取忙碌指令和询问NAND状态指令而被占用。

技术领域

本发明涉及存储装置，特别是，本发明涉及一种计算机可读存储介质、多闪存芯片的数据读取方法及装置。

背景技术

闪存通常分为NOR闪存与NAND闪存。NOR闪存为随机存取装置，中央处理器(Host)可于地址引脚上提供任何存取NOR闪存的地址，并及时地从NOR闪存的数据引脚上获得存储于该地址上的数据。相反地，NAND闪存并非随机存取，而是串行存取。NAND闪存无法像NOR闪存一样，可以存取任何随机地址，中央处理器反而需要写入串行的字节(Bytes)的值到NAND闪存中，用于定义请求命令(Command)的类型(如，读取、写入、抹除等)，以及用在此命令上的地址。地址可指向一个页面(闪存中写入操作的最小数据块)或一个区块(闪存中抹除操作的最小数据块)。

有效率地从多个芯片中的闪存单元读取数据，一直在闪存控制器中是个重要的议题。因此，本发明提出一种计算机可读存储介质、多闪存芯片的数据读取方法及装置，用于缩短执行读取操作的时间。

发明内容

有鉴于此，如何减轻或消除上述相关领域的缺失，实为有待解决的问题。

本发明涉及一种多闪存芯片的数据读取方法，由处理单元加载并执行程序代码时实施，包含：发出读取指令给闪存接口，驱动闪存接口启动数据读取操作，用于从芯片的位置读取数据；计算相应于读取指令的输出时间点；以及当目前时间到达或晚于输出时间点时，发出相应于读取指令的随机输出指令给闪存接口，驱动闪存接口将数据存储到随机存取存储器。

本发明还涉及一种计算机可读取存储介质，用于存储能够被处理单元执行的程序代码，并且所述程序代码被所述处理单元执行时实现如上所述的多闪存芯片的数据读取方法。

本发明还涉及一种多闪存芯片的数据读取装置，包含闪存接口和处理单元。闪存接口以相同通道耦接第一芯片和第二芯片。处理单元耦接闪存接口，发出第一读取指令给闪存接口，驱动闪存接口启动第一数据读取操作，用于从第一芯片的第一位置读取第一数据；计算相应于第一读取指令的第一输出时间点；发出第二读取指令给闪存接口，驱动闪存接口启动第二数据读取操作，用于从第二芯片的第二位置读取第二数据；计算相应于第二读取指令的第二输出时间点；以及当目前时间没有到达或晚于第一输出时间点但已经到达或晚于第二输出时间点时，发出相应于第二读取指令的随机输出指令给闪存接口，驱动闪存接口将第二数据存储到随机存取存储器。

上述实施例的优点之一，通过以上所述的输出时间点来决定随机输出指令的发出时机，可避免NAND总线因为不必要的等待读取忙碌指令和询问NAND状态指令而被占用。

本发明的其他优点将配合以下的说明和说明书附图进行更详细的解说。

附图说明

此处所说明的说明书附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1为依据本发明实施例的电子装置的系统架构图。

图2为依据本发明实施例的闪存模块的示意图。

图3为一些实施方式的发出读取指令和随机输出指令的时间顺序图。

图4为依据本发明实施例的多闪存芯片的数据读取方法的流程图。