[发明专利]一种基于JTAG接口的军用FPGA通用重构电路

说明书

本发明涉及基于JTAG接口的军用FPGA通用重构电路，该重构电路设计有4个输入管脚、4个输出管脚，可分别与FPGA、CPLD、PROM的管脚连接，接收上位机指令，通过JTAG接口对链路中的FPGA、CPLD、PROM进行回读IDCODE操作，确定器件型号，根据上位机指令，通过JTAG接口对选中器件进行擦除、编程、回读、校验，通过本发明中的重构电路，实现设计产品装机后现场变更系统中FPGA、CPLD设计程序的目的，有效减少产品的外部接口，延长调试线缆的距离，提高装机产品的现场调试效率。

技术领域

本发明涉及基于JTAG接口的军用FPGA通用重构电路及其实现方法，特别是用于产品装机后现场远程变更系统中FPGA、CPLD的设计程序，属于集成电路技术领域。

背景技术

当前武器装备中，SRAM型FPGA和CPLD得到了广泛的使用，目前SRAM型FPGA和CPLD的主流生产厂商有Xilinx和Altera，在实际的板级产品设计中，如果同时包含两个厂商的产品，则往往无法将其放在同一条JTAG菊花链中进行调试和烧写程序，影响板级产品小型化；

同时，在装机产品现场试验过程中，通常利用JTAG接口进行烧写和更改设计程序，其弊端在于接口占用面积大，信号线多，调试线缆不能延长，不利于现场调试的开展。

发明内容

本发明的目的在于：克服现有技术的不足，提出一种基于JTAG接口的军用FPGA通用重构电路，该电路能够实现Xilinx与Altera两个厂商的产品设计在一条JTAG菊花链中，并对链路中的选中器件进行擦除编程回读和校验，链路最大支持10个器件的直连，满足通用设计需求。同时该电路提供了UART接口，有效减少了对外接口面积和信号线数量，并有效延长了调试距离，满足装机产品现场调试过程中，调试人员与产品的安全距离，保证产品在不开盖的前提下，实现对产品内部FPGA、CPLD进行设计程序变更。

本发明的上述目的主要是通过如下技术方案予以实现的：

基于JTAG接口的军用FPGA通用重构电路，所述重构电路(102)连接上位机(101)、CPLD(103)、PROM(104)以及FPGA(105)；

重构电路(102)接收上位机(101)发送的指令后，根据传输协议解析指令数据，指令数据包括链路识别指令、器件选择指令、器件擦除指令、器件编程指令、器件回读指令以及器件CRC校验指令；在确定指令数据后，重构电路(102)将之转化为相应的JTAG指令，对JTAG链路中的CPLD(103)、PROM(104)以及FPGA(105)按照指令进行操作，完成后，向上位机(101)发送“指令执行完成”响应，并进入接收上位机(101)指令的待机状态；

所述重构电路(102)包括8个功能管脚，其中输入管脚4个，分别为：时钟管脚CLK、复位管脚RST、通信数据输入管脚UART_IN、JTAG数据输出数据管脚TDO；输出管脚4个，分别为：JTAG时钟管脚TCK、JTAG模式选择管脚TMS、JTAG数据输入管脚TDI、通信数据输出管脚UART_OUT，其中：

重构电路(102)的通信数据输入管脚UART_IN管脚连接上位机(101)的输出管脚COM_OUT，重构电路(102)的通信数据输出管脚UART_OUT管脚连接上位机(101)的输入管脚COM_IN；

重构电路(102)的JTAG时钟管脚TCK管脚连接CPLD(103)的JTAG时钟管脚TCK_C、连接PROM(104)的JTAG时钟管脚TCK_P、连接FPGA(105)的JTAG时钟管脚TCK_F；

重构电路(102)的JTAG模式选择管脚TMS管脚连接CPLD(103)的JTAG模式选择管脚TMS_C、连接PROM(104)的JTAG模式选择管脚TMS_P、连接FPGA(105)的JTAG模式选择管脚TMS_F；

重构电路(102)的JTAG数据输入管脚TDI管脚连接CPLD(103)的JTAG数据输入选择管脚TDI_C；