[发明专利]一种衰减型高均匀的相移光掩膜坯料及其制备方法

说明书

本发明提供了一种衰减型高均匀的相移光掩膜坯料，包括：玻璃基片；复合在所述玻璃基片上的相移层；复合在所述相移层上的铬氮化物遮光膜层；复合在所述铬氮化物遮光膜层上的铬氮氧化物减反射膜层；所述相移层为硅氧化物薄膜。与现有技术相比，本发明提供的衰减型高均匀的相移光掩膜坯料采用特定膜结构，实现较好的整体相互作用，从而使该相移光掩膜坯料兼具高均匀性和良好的显示效果，并且具有强的耐氢氟酸性，应用范围广。

技术领域

本发明涉及光掩膜技术领域，更具体地说，是涉及一种衰减型高均匀的相移光掩膜坯料及其制备方法。

背景技术

光掩膜基板作为电子原材料广泛的应用于等离子显示板(PDP)、触摸屏(TP)、平板显示器(FPD)装置及半导体集成电路(IC)器件的光刻过程中，其作用是由光掩膜基板光刻得到光掩膜版实现转印制程图案。

光掩膜基板是在高透射率的玻璃衬底表面形成多层铬金属为主的纳米级厚度的薄膜材料，这种薄膜材料一般由具有遮光性能的遮光铬膜层及具有抗反射性能的减反铬膜层两层构成，之后涂上感光胶层。成型后的光掩膜基板的薄膜被光刻图案化的过程就是光掩膜版的制备过程，该过程涉及胶层处理、曝光、显影、蚀刻、去铬、去胶等。随着图案的精细化发展，32nm以下的制程一般采用KrF(248nm)及ArF(193nm)及更短的光源进行曝光，曝光过程的精细化要求更高，传统的光掩膜基板曝光过程中由于光通过界面时反射等叠加原因对曝光等过程造成干扰，因此需要用高图案分辨率和高精度的技术来提高FPD器件(例如，具有高集成度的半导体器件)的集成度。

在工艺方面，为了改善图像的显示效果，国际上已经开发了相移光掩膜基版来替代传统的光掩膜基版，主要应用在FPD等大尺寸显示器件领域，其相移膜由硅化钼(MoSi)化合物或铬(Cr)化合物制成的薄膜；这些相移膜的使用能使得对比度更加均匀性，显示效果更好。但是，蚀刻的精细化不仅受到膜层的均匀性的影响，同时也与相移膜层的特性如反射率等有关，而现有的硅化钼(MoSi)技术方案未兼容这两项特征：均匀性无法保证且光刻过程中光的干扰问题无质的改善，使得这些工艺难以形成更精细的光刻图纹，因而在高精度工艺中具有一定的局限性。并且，上述技术方案只对耐硫酸的性能进行了评估，对耐氢氟酸的性能并未有明确的指向性。

发明内容

有鉴于此，本发明的目的在于提供一种衰减型高均匀的相移光掩膜坯料及其制备方法，本发明提供的衰减型高均匀的相移光掩膜坯料兼具高均匀性和良好的显示效果，并且具有强的耐氢氟酸性，应用范围广。

本发明提供了一种衰减型高均匀的相移光掩膜坯料，包括：

玻璃基片；

复合在所述玻璃基片上的相移层；

复合在所述相移层上的铬氮化物遮光膜层；

复合在所述铬氮化物遮光膜层上的铬氮氧化物减反射膜层；

所述相移层为硅氧化物薄膜。

优选的，所述玻璃基片选自钠钙玻璃基片、石英玻璃基片、硼硅玻璃基片或白冕玻璃基片；所述玻璃基片的平整度在30nm以内，在400nm～600nm波段范围内的透射率在90％以上。

优选的，所述相移层在KrF光源条件下，相移角为179°～181°，厚度为94nm～96nm，反射率为3±0.04％，光密度OD值为1.27～1.33。

优选的，所述铬氮化物遮光膜层与铬氮氧化物减反射膜层形成混合结构，其膜厚为58nm～62nm，反射率为11％～17％，蚀刻时间为32s～38s。

本发明还提供了一种上述技术方案所述的衰减型高均匀的相移光掩膜坯料的制备方法，包括以下步骤：

a)将玻璃基片进行预处理，得到处理后的玻璃基片；