[发明专利]芯片产品的良率预测方法、存储介质及终端

说明书

一种芯片产品的良率预测方法、存储介质及终端，所述方法包括：确定待预测芯片产品采用的目标IP核和/或目标新电路设计模块，其中，所述目标新电路设计模块在每颗待预测芯片产品上占据预设的面积的比例；根据所述目标IP核的历史出货量，确定所述目标IP核对所述待预测芯片产品的良率的第一影响权重，和/或，根据所述目标新电路设计模块的面积占所述待预测芯片产品的面积的比例，确定所述目标新电路设计模块对所述待预测芯片产品的良率的第二影响权重；根据所述第一影响权重和/或所述第二影响权重，预测所述待预测芯片产品的良率。本发明可以使得预测得到的良率更加准确。

技术领域

本发明涉及半导体技术领域，尤其涉及一种芯片产品的良率预测方法、存储介质及终端。

背景技术

目前，半导体业内有很多家公司的良率管理系统(Yield Management System，YMS)软件工具，用于芯片产品的良率分析和良率管理。这些YMS工具可以将各种制造测试数据导入进行交互式分析，各种制造测试数据包括：工艺生产历史数据(Process History)(包括工艺步骤，设备，时间，程式等数据)，线上量测数据，线下量测数据，缺陷数据，晶圆可接受测试数据(WAT)，芯片测试脚(Bin)数据，芯片测试参数数值数据，近年来某些公司的YMS工具甚至可以支持工艺机台参数缺陷分析(Fault Detection and Classification，FDC)的大型数据分析。

然而，采用现有的良率预测方法得到的良率，往往准确度较低。具体地，目前的YMS工具对不同产品而言是通用的，而即便是相同工艺技术的不同产品在同一个晶圆厂生产出来的良率有时差异也很大，甚至来自于同一家设计公司的同一系列产品的良率也会有差异。

亟需一种芯片产品的良率预测方法，能够提高良率预测的准确性。

发明内容

本发明解决的技术问题是提供一种芯片产品的良率预测方法、存储介质及终端，可以使得预测得到的良率更加准确。

为解决上述技术问题，本发明实施例提供一种芯片产品的良率预测方法，其特征在于，包括：确定待预测芯片产品采用的目标IP核和/或目标新电路设计模块，其中，所述目标新电路设计模块在每颗待预测芯片产品上占据预设的面积的比例；根据所述目标IP核的历史出货量，确定所述目标IP核对所述待预测芯片产品的良率的第一影响权重，和/或，根据所述目标新电路设计模块的面积占所述待预测芯片产品的面积的比例，确定所述目标新电路设计模块对所述待预测芯片产品的良率的第二影响权重；根据所述第一影响权重和/或所述第二影响权重，预测所述待预测芯片产品的良率。

可选的，根据所述目标IP核的历史出货量，确定所述目标IP核对所述待预测芯片产品的良率的第一影响权重包括：在所述目标IP核包含至少一种类别的IP核时，获取每一种类别的IP核的芯片产品的历史出货量；针对每一种类别的IP核，根据所述芯片产品的历史出货量确定该类别IP核所属的级别，并基于所属的级别，确定该类别IP核所属的级别的IP权重值；基于所获取的至少一种IP权重值，确定所述待预测芯片产品中的第一影响权重。

可选的，针对每一种类别的IP核，根据所述芯片产品的历史出货量确定该类别IP核所属的级别，并基于所属的级别，确定该类别IP核所属的级别的IP权重值包括：获取每一种类别的IP核的有效芯片产品，其中，所述有效芯片产品为历史出货量大于等于预设出货阈值的芯片产品；根据每一种类别的IP核的有效芯片产品的产品总数量以及每种类别的IP核的有效芯片产品的晶圆总数量，确定该类别IP核所属的级别，并基于所属的级别，确定该类别IP核所属的级别的IP权重值。

可选的，确定所述待预测芯片产品中的第一影响权重所采用的公式表达为：

其中，W1表示第一影响权重，x_i表示第i种级别的IP核的总数量，w_1i表示第i种级别的IP核的IP权重值，n表示IP核的级别数。