[发明专利]芯片产品的良率预测方法、存储介质及终端

权利要求书

1.一种芯片产品的良率预测方法，其特征在于，包括：

确定待预测芯片产品采用的目标IP核和/或目标新电路设计模块，其中，所述目标新电路设计模块应用于所述待预测芯片产品；

根据所述目标IP核的历史出货量，确定所述目标IP核对所述待预测芯片产品的良率的第一影响权重，和/或，根据所述目标新电路设计模块的面积占所述待预测芯片产品的面积的比例，确定所述目标新电路设计模块对所述待预测芯片产品的良率的第二影响权重；

根据所述第一影响权重和/或所述第二影响权重，预测所述待预测芯片产品的良率；

其中，根据所述目标IP核的历史出货量，确定所述目标IP核对所述待预测芯片产品的良率的第一影响权重包括：

在所述目标IP核包含至少一种类别的IP核时，获取每一种类别的IP核的芯片产品的历史出货量；

获取每一种类别的IP核的有效芯片产品，其中，所述有效芯片产品为历史出货量大于等于预设出货阈值的芯片产品；

根据每一种类别的IP核的有效芯片产品的产品总数量以及每种类别的IP核的有效芯片产品的晶圆总数量，确定该类别IP核所属的级别，并基于所属的级别，确定该类别IP核所属的级别的IP权重值；

基于所获取的至少一种IP权重值，确定所述待预测芯片产品中的第一影响权重；

确定所述待预测芯片产品中的第一影响权重所采用的公式表达为：

其中，W1表示第一影响权重，x_i表示第i种级别的IP核的总数量，w_1i表示第i种级别的IP核的IP权重值，n表示IP核的级别数；

采用下述公式，根据所述新电路设计模块的面积占芯片面积的比例，确定所述待预测芯片产品中的第二影响权重：

其中，W2用于表示第二影响权重，y_i用于表示第i种新电路设计模块的面积占芯片面积的比例，w_2i用于表示第i种新电路设计模块的电路权重值；所述目标新电路设计模块包括多种类别的新电路设计模块，每种类别的新电路设计模块具有电路权重值。

2.根据权利要求1所述的芯片产品的良率预测方法，其特征在于，所述目标新电路设计模块包括多种类别的新电路设计模块，每种类别的新电路设计模块具有电路权重值；

所述电路权重值满足以下一项或多项：

基于所述待预测芯片产品的预设电学参数的设计范围，确定所述待预测芯片产品中的新电路设计模块的电路权重值；

基于新电路设计模块中的每一层的金属线尺寸以及所在层金属线的加权值，确定该类别的新电路设计模块的电路权重值；

基于所述新电路设计模块在所述待预测芯片产品中的面积占比，确定所述待预测芯片产品中的新电路设计模块的电路权重值。

3.根据权利要求1或2所述的芯片产品的良率预测方法，其特征在于，所述新电路设计模块包括逻辑电路、模拟电路以及像素阵列电容电路；

其中，所述模拟电路的电路权重值大于所述逻辑电路的电路权重值，所述逻辑电路的电路权重值大于所述像素阵列电容电路的电路权重值。

4.根据权利要求1所述的芯片产品的良率预测方法，其特征在于，在根据所述第一影响权重和/或所述第二影响权重，预测所述待预测芯片产品的良率之前，所述方法还包括：

采用预设的良率预测公式计算所述待预测芯片产品的初始良率；

根据所述第一影响权重预测所述待预测芯片产品的良率包括：根据所述初始良率与所述第一影响权重的乘积，确定所述待预测芯片产品的第一良率；根据所述第二影响权重预测所述待预测芯片产品的良率包括：根据所述初始良率与所述第二影响权重的比值，确定所述待预测芯片产品的第二良率；根据所述第一影响权重和所述第二影响权重预测所述待预测芯片产品的良率包括：采用所述初始良率与所述第一影响权重的乘积作为第一乘积，将所述第一乘积与所述第二影响权重的比值，作为所述待预测芯片产品的第三良率。

5.根据权利要求4所述的芯片产品的良率预测方法，其特征在于，所述预设的良率预测公式选自：玻色爱因斯坦公式以及Flop count良率预测公式。