[发明专利]源芯片、目的芯片、数据传输方法及处理器系统

权利要求书

1.一种源芯片，其特征在于，包括数据编码模块以及驱动器，所述数据编码模块与所述驱动器连接；

所述数据编码模块用于接收串行数据，对所述串行数据进行编码得到编码数据，并将所述编码数据传输至所述驱动器，其中，所述编码数据的任意相邻两个数据之间均有跳变延；

所述驱动器用于接收所述编码数据，并将所述编码数据发往对端的目的芯片，以使所述对端的目的芯片根据任意相邻两个数据之间均有跳变延的所述编码数据，将所述编码数据恢复成所述串行数据。

2.根据权利要求1所述的源芯片，其特征在于，所述数据编码模块用于接收串行数据，对所述串行数据进行编码得到编码数据，具体包括：

接收当前数据；

判断所述当前数据对应的电平状态与所述当前数据的前一数据对应的电平状态是否一致；

若是，将所述当前数据编码为中间电平；

若否，将所述当前数据编码为与所述当前数据相一致的电平状态。

3.根据权利要求1所述的源芯片，其特征在于，所述数据编码模块包括第一数字触发器、第二数字触发器、同或运算器以及选择器；

所述第一数字触发器的CLK端与传输时钟信号的时钟信号线连接，第一数字触发器的输入端与传输串行数据的串行数据线连接，所述第一数字触发器的输出端与所述同或运算器的第一输入端连接；

所述同或运算器的第二输入端与所述串行数据线连接，所述同或运算器的输出端与所述选择器的第一输入端连接；

所述选择器的输出端与所述第二数字触发器的输入端连接；

所述第二数字触发器的输出端与所述选择器的第二输入端连接，所述第二数字触发器的CLK端与所述时钟信号线连接。

4.根据权利要求3所述的源芯片，其特征在于，所述数据编码模块用于接收所述串行数据，对所述串行数据进行编码得到编码数据，具体包括：

利用所述同或运算器将所述串行数据与经所述第一数字触发器延迟一个时钟周期的串行数据进行位与位之间的同或运算，得到运算结果；

若所述运算结果为0，则利用所述选择器确定所述串行数据的与所述运算结果对应的位在所述编码数据的对应位的电平为原电平；

若所述运算结果为1，根据所述第二数字触发器的输出结果，判断所述串行数据的上一位数据对应的编码数据的电平状态是否为中间电平；

若所述上一位数据对应的编码数据的电平状态是中间电平，则确定所述串行数据的与所述运算结果对应的位在所述编码数据的对应位的电平为原电平；

若所述上一位数据对应的编码数据的电平状态不是中间电平，则确定所述串行数据的与所述运算结果对应的位在所述编码数据的对应位的电平为中间电平。

5.一种目的芯片，其特征在于，与权利要求1-4任一项所述的源芯片相配合，包括第一比较器、第二比较器、时钟恢复电路以及数据恢复电路；

所述第一比较器用于接收对端的源芯片发送的编码数据，并将所述编码数据与第一参考电平进行比较，将所述编码数据中高于所述第一参考电平的输出为高电平，低于所述第一参考电平的输出为低电平，得到第一波形，其中，所述第一参考电平在中间电平与高电平之间；

所述第二比较器用于接收所述编码数据，并将所述编码数据与第二参考电平进行比较，将所述编码数据中高于所述第二参考电平的输出为高电平，低于所述第二参考电平的输出为低电平，得到第二波形，其中，所述第二参考电平在所述中间电平与低电平之间；

所述时钟恢复电路用于获取第一波形的波形翻转的脉冲以及第二波形的波形翻转的脉冲，并对获取到的脉冲进行并处理，获得时钟恢复信号；

所述数据恢复电路用于根据所述时钟恢复信号采集所述编码数据，并将所述编码数据恢复成串行数据。