[发明专利]DDR仿真中处理DDR颗粒信息和后门任务的方法及应用

说明书

本发明公开了DDR仿真中处理DDR颗粒信息和后门任务的方法及应用，涉及芯片开发技术领域。所述方法包括如下步骤：通过用户端GUI输出分别对应DDR颗粒的bank、group、Column和Row信息的操作选项，以及配置文件生成操作选项，所述用户端GUI与DDR仿真工具端服务器通信连接；采集用户对操作选项或部分操作选项的排列操作，获取该排列操作对应的DDR颗粒的排列配置信息；采集用户对前述配置文件生成操作选项的触发操作，生成对应前述排列配置信息的配置文件，并将配置文件发送至DDR仿真工具端服务器作为仿真配置文件。本发明通过配置文件来自动进行DDR颗粒的排列配置和生成DDR后门任务；同时采用GUI作为用户接口，减小了人工操作，提高了仿真结果的准确性和可靠性。

技术领域

本发明涉及芯片开发技术领域，尤其涉及一种DDR仿真中处理DDR颗粒信息和后门任务的方法及应用。

背景技术

在芯片设计领域，验证(Verification)工作贯穿整个设计流程，从行为级HDL设计，一直到芯片流片(TAPE-OUT)之前都需要进行大量的EDA(Eletronic DesignAutomation，电子设计自动化)验证，当前验证工作已经占整个设计工作70％左右。其中，DDR(Double Data Rate SDRAM，双倍速率同步动态随机存储器)仿真在EDA的仿真中很重要，整个SOC(System on a Chip)系统的性能与DDR的性能直接相关。DDR的内部是一个存储阵列，将数据“填”进去，可以将它想象成一张表格，与表格的检索原理一样，先指定一个行(Row)，再指定一个列(Column)，我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，上述单元格可称为存储单元，上述表格(存储阵列)就是逻辑Bank(存储阵列)。DDR仿真(或称DDR性能仿真)，是在DDR设计完成之后，通过EDA工具对其性能进行仿真和测试以验证性能是否符合期望。

在EDA验证的DDR性能仿真的过程中，一方面，验证人员可能需要频繁地调整DDR颗粒的bank(存储阵列)、group(组)、Column(列，或简称col)和Row(行)信息的排列(mapping)以适应不同的DDR颗粒规格，不同的排列会对DDR的性能产生不同的影响。作为举例，参见图1所示，以16Gb容量的DDR4颗粒为例，DDR4颗粒规格(spec)可以包括三种类型的颗粒，分别为4Gb x4、2Gb x8和1Gb x16。以1Gb x16规格为例，它对应的group信号线位宽为1bit(比特)，bank信号线位宽为2bit，Row信号线的位宽为17bit，Column的信号线位宽为10bit。另一方面，在EDA仿真中需要用到DDR backdoor(DDR后门)操作。这种DDR backdoor操作不消耗仿真时间，可以快速的将数据在EDA仿真之前放到DDR颗粒里面。目前，EDA仿真中的DDRbackdoor task(DDR后门任务)存在于EDA RTL(Register Transfer Level，寄存器转换级电路)编译过程中，而DDR颗粒的bank、group、Column和Row信息的mapping配置(或称排列配置)通常是在EDA RTL编译之后进行仿真的时候再配置进去。通过mapping配置将DDR颗粒对应的bank、group、Column和Row信息的排列规则配置到DDR控制器的寄存器，从而使DDR控制器的配置和DDR颗粒的相适应(CPU通过DDR控制器来存取DDR颗粒上的数据，因此要正确存取DDR颗粒上的数据，需要将DDR控制器的配置和DDR颗粒相一致。

在现有的DDR仿真中，验证人员往往需要先人工修改DDR颗粒的bank、group、Column和Row信息的mapping配置，然后再人工修改DDR backdoor task，考虑到上述修改过程往往需要经过多轮的迭代，重复的修改过程不仅枯燥，还增加了验证人员的验证工作量；再则，人工操作也存在太多的不确定因素，可能影响仿真结果的一致性和准确率。

发明内容