[发明专利]对列平面压缩数据进行编码的装置和方法

说明书

本申请涉及对列平面压缩数据进行编码的装置和方法。一种示例性存储器包含：存储器单元阵列，所述存储器单元阵列配置为存储多个数据位，每个数据位与相应列平面相关联；和输入/输出电路，所述输入/输出电路包含压缩电路，所述压缩电路配置为基于从存储器单元阵列接收的多个数据位的位与期望值之间的比较以及基于存储器单元阵列的与所述位相关联的相应列平面，来提供错误数据。压缩电路进一步配置为基于错误数据对列平面误码进行编码，以提供给数据端子。

技术领域

本申请涉及半导体器件，并且更具体地涉及对列平面压缩数据进行编码的装置和方法。

背景技术

在生产期间和投入使用之前，半导体器件(例如，被测器件)可以经历测试操作以检测半导体器件中的错误。在一些实例中，测试操作可以包含执行写-读测试，该写-读测试包含向存储器单元写入数据、将数据读取出来以及验证读取数据与写入数据的匹配。然而，对于高密度存储器，从半导体器件读取所有数据可能会耗损测试设备的大量时间和资源，以在读取出期间发送和处理大量存储器。

发明内容

本公开的一方面提供了一种装置，其中该装置包括：比较电路，该比较电路配置为在测试操作期间接收多个列平面读取数据位，每个列平面读取数据位与存储器单元阵列的相应列平面相关联，其中该比较电路进一步配置为检测多个列平面读取数据位的位的值是否不同于期望值，并且基于该检测和基于存储器单元阵列的与位相关联的相应列平面来提供错误数据；和编码器电路，该编码器电路配置为基于错误数据对列平面误码进行编码，以提供给数据端子。

本公开的另一方面提供了一种存储器，其中该存储器包括：存储器单元阵列，该存储器单元阵列配置为存储多个数据位，每个数据位与相应列平面相关联；和输入/输出电路，该输入/输出电路包括压缩电路，该压缩电路配置为基于从存储器单元阵列接收的多个数据位的位与期望值之间的比较以及基于存储器单元阵列的与位相关联的相应列平面来提供错误数据，其中该压缩电路进一步配置为基于错误数据来对列平面误码进行编码以提供给数据端子。

本公开的另一方面提供了一种方法，其中该方法包括：在半导体器件的压缩电路的测试操作期间，接收多个列平面读取数据位，每个列平面读取数据位与半导体器件的存储器单元阵列的相应列平面相关联；检测多个列平面读取数据位的位的值是否不同于期望值；基于检测多个列平面读取数据位的位的值是否具有不同于期望值的值并且基于与位相关联的相应列平面对列平面误码进行编码；以及在半导体器件处存储列平面误码。

附图说明

图1是根据公开的实施例的半导体器件的框图。

图2是根据本公开的实施例的输入/输出电路的一部分的示意性框图。

图3包含根据本公开的实施例的列平面误码的串行发送的示例性时序图。

根据本公开的实施例，图4A至C包含编码器电路对列平面误码的示例性编码的表格。

图5是根据本公开的实施例的生成列平面误码的示例性方法的流程图。

具体实施方式

下面开始阐述某些细节，以提供对本公开的实施例的充分理解。然而，本领域技术人员将清楚本公开的实施例可以在没有这些特定细节的情况下实施。此外，本文描述的本公开的特定实施例是通过实例的方式提供的，并且不应该用于将本公开的范围限制在这些特定的实施例。在其它情况下，未详细示出众所周知的电路、控制信号、定时协议及软件操作以避免不必要地使本公开含糊不清。