[发明专利]对列平面压缩数据进行编码的装置和方法

权利要求书

1.一种装置，包括：

比较电路，所述比较电路配置为在测试操作期间接收多个列平面读取数据位，每个所述列平面读取数据位与存储器单元阵列的相应列平面相关联，其中所述比较电路进一步配置为检测所述多个列平面读取数据位的位的值是否不同于期望值，并且基于所述检测和基于所述存储器单元阵列的与所述位相关联的所述相应列平面来提供错误数据；和

编码器电路，所述编码器电路配置为基于所述错误数据对列平面误码进行编码，以提供给数据端子。

2.根据权利要求1所述的装置，其中所述比较电路配置为从测试器接收所述位的所述期望值。

3.根据权利要求1所述的装置，其中所述比较电路配置为基于所述多个列平面读取数据位之间的逻辑逐位比较来确定所述期望值。

4.根据权利要求3所述的装置，其中所述逻辑逐位比较包含所述多个列平面读取数据位的至少两个位之间的逐位XOR、比较、逐位NAND比较或者其组合。

5.根据权利要求3所述的装置，其中所述比较电路配置为基于所述多个列平面读取数据位的组的一半以上是否具有第一逻辑值或第二逻辑值，来选择所述第一逻辑值或所述第二逻辑值中的一个作为所述期望值。

6.根据权利要求1所述的装置，其中所述编码器电路配置为，响应于所述错误数据指示所述多个列平面读取数据位的所述位的所述值不同于所述期望值并且与第一列平面相关联：

基于所述第一列平面，用第一值对所述列平面误码进行编码，其中所述错误数据指示所述多个列平面读取数据位的所有其它位与所述期望值匹配；以及

响应于所述错误数据指示所述多个列平面读取数据位的与第二列平面相关联的第二位的所述值不同于所述期望值，用第二值对所述列平面误码进行编码。

7.根据权利要求1所述的装置，进一步包括串行器，所述串行器配置为将所述列平面误码的位串行化，以提供给配置作为测试数据端子的所述数据端子。

8.一种存储器，包括：

存储器单元阵列，所述存储器单元阵列配置为存储多个数据位，每个所述数据位与相应列平面相关联；和

输入/输出电路，所述输入/输出电路包括压缩电路，所述压缩电路配置为基于从所述存储器单元阵列接收的所述多个数据位的位与期望值之间的比较以及基于所述存储器单元阵列的与所述位相关联的相应列平面来提供错误数据，其中所述压缩电路进一步配置为基于所述错误数据来对列平面误码进行编码以提供给数据端子。

9.根据权利要求8所述的存储器，其中所述压缩电路配置为：

响应于所述错误数据指示所述多个数据位的所述位的所述值不同于所述期望值并且与第一列平面相关联，用第一值对所述列平面误码进行编码；以及

响应于所述错误数据指示所述多个数据位的所述位的所述值不同于所述期望值并且与第二列平面相关联，用第二值对所述列平面误码进行编码。

10.根据权利要求8所述的存储器，其中所述压缩电路配置为基于所述多个数据位的组的一半以上是否具有第一逻辑值或第二逻辑值，来选择所述第一逻辑值或所述第二逻辑值中的一个作为所述期望值。

11.一种方法，包括：

在半导体器件的压缩电路的测试操作期间，接收多个列平面读取数据位，每个所述列平面读取数据位与所述半导体器件的存储器单元阵列的相应列平面相关联；

检测所述多个列平面读取数据位的位的值是否不同于期望值；

基于检测所述多个列平面读取数据位的所述位的所述值是否具有不同于所述期望值的所述值并且基于与所述位相关联的所述相应列平面对列平面误码进行编码；以及

在所述半导体器件处存储所述列平面误码。

12.根据权利要求11所述的方法，进一步包括从测试器接收所述位的所述期望值。