[发明专利]一种基于单极型晶体管的加法器电路、芯片及设计方法

说明书

本发明公开了一种基于单极型晶体管的加法器电路、芯片及设计方法，其中加法器电路包括：第一输入端，用于输入第一数值信号；第二输入端，用于输入第二数值信号；进位运算模块，以所述第一数值信号和所述第二数值信号为输入信号，所述输入信号经过所述进位运算模块的逻辑电路，直接输出最终输出的进位信号；求和运算模块，用于根据所述第一数值信号和所述第二数值信号计算求和结果；所述逻辑电路采用单极型晶体管制成。本发明直接从最终进位输出端的逻辑表达式出发，将输出结果拆分为最底层的表达式，进位结果在数据输入时就直接进行计算，极大地加快了加法器的运算效率，可广泛应用于半导体集成电路领域。

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种基于单极型晶体管的加法器电路、芯片及设计方法。

背景技术

与传统的硅互补氧化物半导体(CMOS)技术相比，薄膜晶体管(TFT)技术具有吸引人的特性，包括柔韧性，透明性，重量轻，超薄尺寸，可拉伸性以及大面积低成本制造的能力。尽管薄膜技术有很多优势，但缺少高性能的互补器件在大多数情况下对电路设计提出了挑战。例如，a-Si TFT技术，氧化物TFT技术主要器件类型为n型晶体管；而有机TFT技术，碳纳米管技术主要器件类型则为p型晶体管。因此，通常情况下，薄膜晶体管电路仅能基于单极型晶体管实现，这意味着传统CMOS电路设计技术不再适用，相比成熟的CMOS集成电路设计技术，薄膜晶体管集成电路的设计面临很多挑战。本发明虽仅以纯n型电路为例进行讨论，对于纯p型电路，只需将电路上下翻转即可，因此不再做详述。

加法器是用于对二进制数进行算术运算的一种逻辑电路，其根据输入信号进行加法运算，输出和与进位的结果。由二进制数的运算原理可知，减法、乘法和积分等复杂运算均可转化为加法运算，因此加法运算是数字运算电路的核心与基础。作为一种基本的逻辑运算电路，加法器被广泛应用于集成微处理器、数字信号处理单元和各种运算部件之中，其速度与功耗等性能直接影响到了整个电路系统。目前，TFT电路已经能够实现8位宽度的异步柔性微处理器。随着TFT工艺技术的发展与电路研究的深入，要想在未来实现更复杂的电路系统，就必须仔细对各个组成模块进行细致的优化。因此，作为运算电路的核心部件，加法器的设计与优化就显得非常有必要性，值得我们深入研究。

现有的加法器在输出运算结果的进位时，需要依次等待各级进位结果，如图2所示，将第j级的进位输入端与第j-1级的进位输出端相连，而将第j级的进位输出端连接到第j+1级的进位输入端，一共使K个全加器依该规则级联即可构成K位的加法器。虽然这种电路结构直观简单，但却不具有普及使用的价值，这是因为进位链路的传输延时较大，随着加法器位数的增加，传输延时将会迅速增大，这不利于大规模复杂的集成系统的应用。

发明内容

为至少一定程度上解决现有技术中存在的技术问题之一，本发明的目的在于提供一种基于单极型晶体管的加法器电路、芯片及设计方法。

本发明所采用的技术方案是：

一种基于单极型晶体管的加法器电路，包括：

第一输入端，用于输入第一数值信号；

第二输入端，用于输入第二数值信号；

进位运算模块，以所述第一数值信号和所述第二数值信号为输入信号，所述输入信号经过所述进位运算模块的逻辑电路，直接输出最终输出的进位信号；

求和运算模块，用于根据所述第一数值信号和所述第二数值信号计算求和结果；

所述逻辑电路采用单极型晶体管制成。

进一步，所述逻辑电路包括与门电路、或门电路以及异或门电路，所述与门电路、所述或门电路和所述异或门电路均包括有伪CMOS反相器。

进一步，所述伪CMOS反相器包括第一晶体管、第二晶体管、第三晶体管和第四晶体管；