[发明专利]集成电路设计方法、系统和计算机程序产品

说明书

本公开涉及集成电路设计方法、系统和计算机程序产品。一种方法至少部分地由处理器执行，所述方法包括从集成电路(IC)布局图中的多个路径创建路径的多个组。所述多个组中的每个组在所述多个路径的多个特征当中具有主要特征。所述多个组的所述主要特征彼此不同。所述方法还包括测试所述多个组当中的一个组中的至少一个路径。所述方法还包括响应于所述测试指示所述至少一个路径未通过，修改以下各项中的至少一项：所述IC布局图，具有包括在所述IC布局图中的单元的至少一个库的至少一部分，或用于制造与所述IC布局图相对应的IC的制造工艺。

技术领域

本公开涉及集成电路设计方法、系统和计算机程序产品。

背景技术

集成电路(IC)通常包括在IC布局图中表示的多个半导体器件。IC布局图是分层的，并且包括根据半导体器件的设计规范执行更高级别功能的模块。这些模块通常由单元的组合构成，每个单元代表被配置为执行特定功能的一个或多个半导体结构。具有预先设计的布局图的单元(有时称为标准单元)存储在标准单元库(在下文中简称为“库”或“单元库”)，并可通过各种工具(例如电子设计自动化(EDA)工具)访问，以生成、优化和验证IC的设计。在IC设计过程期间的各个步骤中，执行各种检查和测试，以确保IC能够按照设计要求制造和起作用。

发明内容

根据本公开的一个实施例，提供了一种用于集成电路设计的方法，所述方法至少部分地由处理器执行，所述方法包括：从集成电路IC布局图中的多个路径创建路径的多个组，其中所述多个组中的每个组在所述多个路径的多个特征当中具有主要特征，并且所述多个组的所述主要特征彼此不同；测试所述多个组当中的一个组中的至少一个路径；以及响应于所述测试指示所述至少一个路径未通过，修改以下各项中的至少一项：所述IC布局图，具有包括在所述IC布局图中的单元的至少一个库的至少一部分，或用于制造与所述IC布局图相对应的IC的制造工艺。

根据本公开的另一实施例，提供了一种用于集成电路设计的系统，包括处理器，所述处理器被配置为：提取集成电路IC布局图中的多个路径的多个特征，将所述多个路径聚类成多个集群，对于所述多个集群当中的每个集群，确定所述每个集群的主要特征，所述主要特征被包括在所述多个特征中，基于所述多个集群的所述主要特征，从所述多个集群创建路径的多个组，所述多个组当中的每个组具有所述主要特征中的唯一主要特征，对于所述多个组当中的每个组，执行自动测试模式生成ATPG以生成至少一个测试模式，使用所生成的至少一个测试模式对所述每个组中的至少一个路径执行测试，并且响应于所述测试指示所述至少一个路径未通过，使得修改以下各项中的至少一项：所述IC布局图，具有包括在所述IC布局图中的单元的至少一个库的至少一部分，或用于制造与所述IC布局图相对应的IC的制造工艺。

根据本公开的又一实施例，提供了一种计算机程序产品，包括非暂态计算机可读介质，其中包括指令，所述指令当由处理器执行时使所述处理器执行以下操作：通过以下操作，从集成电路IC布局图中的多个路径创建路径的多个组：将所述多个路径聚类成多个集群，针对所述多个集群当中的每个集群确定主要特征，所述主要特征被包括在所述多个路径的多个特征中，将具有与其他集群的主要特征不同的主要特征的每个集群指定为所述多个组当中的一个组，并且合并具有相同的主要特征的集群以获得所述多个组中的另一个组；执行对所述多个组当中的一个组中的至少一个路径的测试；以及响应于所述至少一个路径未通过所述测试，使得修改以下各项中的至少一项：所述IC布局图，具有包括在所述IC布局图中的单元的至少一个库的至少一部分，或用于制造与所述IC布局图相对应的IC的制造工艺。

附图说明

当与附图一起阅读时，根据以下详细描述将最好地理解本公开的各个方面。要注意的是，根据行业标准惯例，未按比例绘制各种特征。事实上，为了论述的清楚，可以任意增大或减小各种特征的尺寸。

图1是根据一些实施例的IC设计流程的至少一部分的功能流程图。

图2A-2F是根据一些实施例的具有示例路径的IC布局图的各个部分的示意逻辑图。