[发明专利]阵列基板及其制造方法、显示装置

说明书

本申请公开了一种阵列基板及其制造方法、显示装置，属于显示技术领域。该阵列基板中的衬底具有挖孔区和环绕挖孔区布置的绕线区，加载极性相同电压的第一信号线和第二信号线中，位于绕线区内的第一绕线和第二绕线在衬底上的正投影部分重合。如此，在绕线区内，加载极性相反电压的两条信号线间距增大，产生的寄生电容较小。当阵列基板中的子像素分时充电时，先完成充电的子像素连接的信号线加载的电压，受后进行充电的子像素连接的信号线加载的电压的影响较小，先完成充电的子像素连接的信号线加载的电压不会大幅度降低，提高了子像素的充电率，避免了该阵列基板显示画面上出现暗竖纹的现象，提高了该阵列基板的显示效果。

技术领域

本申请涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示装置。

背景技术

全面屏显示装置由于其屏占比较高(一般能够达到80％甚至90％以上)，因此能够在不增加显示装置的整体尺寸的前提下，增大显示屏幕的尺寸。通常情况下，全面屏显示装置的显示面需要安放诸如摄像头或光线传感器等各种感光传感器，为了不影响该全面屏显示装置的屏占比，可以在全面屏显示装置中的阵列基板内设置相应的挖孔，感光传感器的感光面朝向该挖孔。如此，环境光线能够穿过该阵列基板的挖孔后射入感光传感器的感光面，使得该感光传感器能够正常工作。

在相关技术中，阵列基板还包括：多个阵列排布的子像素，每列子像素需要与一条信号线连接。为了保证阵列基板中的挖孔区的透光率较高，信号线需要分布在该挖孔区外围的绕线区内。

为了提高全面屏显示装置的屏占比，需要尽量减小任意两条相邻的信号线在绕线区的间距。但是，当任意两条相邻的信号线在绕线区的间距较小时，二者之间产生的寄生电容较大，会影响全面屏显示装置的显示效果。

发明内容

本申请实施例提供了一种阵列基板及其制造方法、显示装置。可以解决现有技术中的全面屏显示装置的显示效果较差的问题，所述技术方案如下：

一方面，提供了一种阵列基板，所述阵列基板包括：

衬底，所述衬底具有挖孔区和绕线区，所述绕线区环绕所述挖孔区布置；

位于所述衬底上多个子像素，所述多个子像素阵列排布为多列；

位于所述衬底上的多条第一信号线和多条第二信号线，所述第一信号线包括：第一像素连接走线和第一绕线，所述第一像素连接走线与一列所述子像素连接，所述第一绕线与所述第一像素连接走线连接且位于所述绕线区内，所述第二信号线包括：第二像素连接走线和第二绕线，所述第二像素连接走线与另一列所述子像素连接，所述第二绕线与所述第二像素连接走线连接且位于所述绕线区内；

其中，所述第一像素连接走线和所述第一绕线同层设置，所述第二像素连接走线和所述第二绕线异层设置，所述第一绕线在所述衬底上的正投影与所述第二绕线在所述衬底上的正投影至少部分重合，且在所述衬底上的正投影部分重合的第一绕线和第二绕线所对应的第一信号线和第二信号线用于加载极性相同的电压。

可选的，在所述衬底上的正投影部分重合的第一绕线和第二绕线所对应的第一信号线和第二信号线用于：同时对与所述第一信号线连接的子像素，以及与所述第二信号线连接的子像素进行充电。

可选的，绕所述挖孔区布置的第一跨接走线，所述第二绕线包括：绕所述挖孔区布置的第二跨接走线，所述第一跨接走线在所述衬底上的正投影与所述第二跨接走线在所述衬底上的正投影至少部分重合。

可选的，所述第一跨接走线在所述衬底上的正投影位于所述第二跨接走线在所述衬底上的正投影内，或者，所述第二跨接走线在所述衬底上的正投影位于所述第一跨接走线在所述衬底上的正投影内。

可选的，在所述多条第一信号线和所述多条第二信号线中，一条所述第一跨接走线与一条所述第二跨接走线在所述衬底上的正投影重合的面积，沿远离所述挖孔区的方向逐渐增大。