[发明专利]一种静态随机存取存储器读电路、存储器及电子设备

说明书

本申请涉及一种静态随机存取存储器读电路、存储器及电子设备，属于电子技术领域。该读电路包括：灵敏放大电路和负压产生电路；负压产生电路包括第一控制端子、补偿电路和N型开关管；第一控制端子通过补偿电路与灵敏放大电路中的尾管的源极端连接，N型开关管的栅极端与第一控制端子连接，N型开关管的漏极端与尾管的源极端连接，N型开关管的源极端接地；当第一控制端子的电压为高电平时，补偿电路的第一端电压为大于零的电压，尾管的源极端电压为零；当第一控制端子的电压从高电平跳变为低电平时，补偿电路的第一端电压为零。通过将尾管的源极端电压从零下拉到负值，从而增大尾管源极端和漏极端的电压差，以此来提高灵敏放大电路的放大效率。

技术领域

本申请属于电子技术领域，具体涉及一种静态随机存取存储器读电路、存储器及电子设备。

背景技术

高速缓存(cache)作为中央处理器(CPU)和主存之间规模较小，但速度很高的存储器，其由静态随机存取存储器(Static Random Access Memory，SRAM)组成，通常使用两个电源VDD和VDDM来实现多种模式的切换。其中，VDD作为SRAM电路控制逻辑部分的电源，VDDM作为SRAM存储单元的供电电源。图1所示为一种典型两电压SRAM电路的读部分，该电路的灵敏放大电路以及输出部分(SAC_INT、SAT_INC)由VDD供电，而存储单元阵列、字线(WordLine，WL)、位线(Bit Line，BL)以及灵敏放大电路的输入信号SAT和SAC都由VDDM供电。

随着CPU性能的提升，一方面对Cache存储容量的需求越来越大，存储单元数量变多，来自于VDDM电压源的功耗所占的比重越来越大；另一方面，在先进工艺下，由于底层金属的电容值较大，信号绕线往往使用较高层的金属线，VDDM电源从片外的稳定电源转变为片内供电。而片内供电系统中走线的电阻值较高，如果VDDM的电流较高，一方面，会在阻值较高的金属层中造成严重的电迁移效应，影响CPU的寿命；另一方面，VDDM电压域的压降较大，使得晶体管实际工作的电压会变小，影响CPU工作性能。虽然，通过降低VDDM电压域的电流，不仅能够明显地降低SRAM电路的功耗，同时还能够保证CPU的使用寿命。但是在降低功耗的同时，往往会带来一系列额外的问题，比如导致SRAM电路的工作速度降低，会导致CPU的工作频率变慢。

发明内容

鉴于此，本申请的目的在于提供一种静态随机存取存储器读电路、存储器及电子设备，以改善位线电压降低，导致静态随机存取存储器电路的工作速度降低的问题。

本申请的实施例是这样实现的：

第一方面，本申请实施例提供了一种静态随机存取存储器读电路，包括：基本读电路、负压产生电路；所述基本读电路包括：灵敏放大电路；负压产生电路包括：第一控制端子、补偿电路和N型开关管；所述补偿电路的第一端与所述第一控制端子连接，所述补偿电路的第二端与所述灵敏放大电路中的尾管的源极端连接，所述N型开关管的栅极端与所述第一控制端子连接，所述N型开关管的漏极端与所述尾管的源极端连接，所述N型开关管的源极端接地；当所述第一控制端子的电压为高电平时，所述N型开关管导通，所述补偿电路的第一端电压为大于零的电压，所述尾管的源极端电压为零；当所述第一控制端子的电压从所述高电平跳变为低电平时，所述补偿电路的第一端电压为零，使得所述补偿电路将所述尾管的源极端电压从零下拉到负值，从而增大所述尾管源极端和漏极端的电压差。本申请实施例中，通过负压产生电路将尾管的源极端电压从零下拉到负值，从而增大尾管源极端和漏极端的电压差，以此来提高灵敏放大电路的放大效率，从而改善位线电压降低，导致静态随机存取存储器电路的工作速度降低的问题；同时，采用电路结构简单的负压产生电路来产生负电压，仅需对原有电路进行简单改进即可提高灵敏放大电路的放大效率；另外，通过N型开关管来限制尾管的源极端电压，避免尾管的源极端电压下拉过大，进一步地，当N型开关管栅极端的电压与尾管的源极端(等效于N型开关管的漏极端)的电压差(Vgs)大于N型开关管的门限阈值Vthn时，此时N型开关管导通，以便将尾管的源极端电压稳定在-Vthn以上，避免尾管的源极端电压持续下降。