[发明专利]一种静态随机存取存储器读电路、存储器及电子设备

权利要求书

1.一种静态随机存取存储器读电路，其特征在于，包括：

基本读电路，所述基本读电路包括：灵敏放大电路；

负压产生电路包括：第一控制端子、补偿电路和N型开关管；所述补偿电路的第一端与所述第一控制端子连接，所述补偿电路的第二端与所述灵敏放大电路中的尾管的源极端连接，所述N型开关管的栅极端与所述第一控制端子连接，所述N型开关管的漏极端与所述尾管的源极端连接，所述N型开关管的源极端接地；

当所述第一控制端子的电压为高电平时，所述N型开关管导通，所述补偿电路的第一端电压为大于零的电压，所述尾管的源极端电压为零；当所述第一控制端子的电压从所述高电平跳变为低电平时，所述补偿电路的第一端电压为零，使得所述补偿电路将所述尾管的源极端电压从零下拉到负值，从而增大所述尾管的源极端和漏极端的电压差；

其中，所述负压产生电路还包括：P型开关管；所述P型开关管的栅极端与所述第一控制端子连接，所述P型开关管的源极端与所述尾管的源极端连接，所述P型开关管的漏极端接地；

当所述第一控制端子的电压为高电平时，所述P型开关管截止，当所述第一控制端子的电压为低电平，所述P型开关管导通，从而将所述尾管的源极端的电压稳定在-Vthn至Vthp之间，Vthn为所述N型开关管的阈值电压，Vthp为所述P型开关管的阈值电压。

2.根据权利要求1所述的静态随机存取存储器读电路，其特征在于，所述补偿电路包括：第一电容，所述第一电容的第一端与所述第一控制端子连接，所述第一电容的第二端与所述灵敏放大电路中的尾管的源极端连接。

3.根据权利要求2所述的静态随机存取存储器读电路，其特征在于，所述补偿电路还包括：第二电容、第一与门和第二控制端子；所述第一与门的第一输入端与所述第一控制端子连接，所述第一与门的第二输入端与所述第二控制端子连接，所述第一与门的输出端与所述第二电容的第一端连接，所述第二电容的第二端与所述尾管的源极端连接。

4.根据权利要求3所述的静态随机存取存储器读电路，其特征在于，所述补偿电路还包括：第三电容、第二与门和第三控制端子；所述第二与门的第一输入端与所述第一控制端子连接，所述第二与门的第二输入端与所述第三控制端子连接，所述第二与门的输出端与所述第三电容的第一端连接，所述第三电容的第二端与所述尾管的源极端连接。

5.根据权利要求1所述的静态随机存取存储器读电路，其特征在于，所述补偿电路包括：第一晶体管，所述第一晶体管的栅极端与所述第一控制端子连接，所述第一晶体管的源极端和漏极端均与所述灵敏放大电路中的尾管的源极端连接。

6.根据权利要求5所述的静态随机存取存储器读电路，其特征在于，所述补偿电路还包括：第二晶体管、第一与门和第二控制端子；所述第一与门的第一输入端与所述第一控制端子连接，所述第一与门的第二输入端与所述第二控制端子连接，所述第一与门的输出端与所述第二晶体管的栅极端连接，所述第二晶体管的源极端和漏极端均与所述尾管的源极端连接。

7.根据权利要求6所述的静态随机存取存储器读电路，其特征在于，所述补偿电路包括：第三晶体管、第二与门和第三控制端子；所述第二与门的第一输入端与所述第一控制端子连接，所述第二与门的第二输入端与所述第三控制端子连接，所述第二与门的输出端与所述第三晶体管的栅极端连接，所述第三晶体管的源极端和漏极端均与所述尾管的源极端连接。

8.根据权利要求1所述的静态随机存取存储器读电路，其特征在于，所述基本读电路还包括：位线预充电电路和放大器输入信号线预充电电路；

其中，所述位线预充电电路中的预充电晶体管为N型晶体管，所述放大器输入信号线预充电电路中的预充电晶体管为N型晶体管。

9.一种存储器，其特征在于，包括：静态随机存取存储器写电路如权利要求1-8任一项所述的静态随机存取存储器读电路。

10.一种电子设备，其特征在于，包括：本体和如权利要求9所述的存储器。