[发明专利]支持多CPU间通信的电子设备及方法

说明书

本申请实施例提供一种支持多CPU间通信的电子设备及方法，用于解决相关技术中多个CPU进行通信时，效率低下，数据延迟的问题。本申请实施例提供的电子设备中，在电子设备上设置有多个CPU且多个CPU无主从之分、共享内存以及中断控制器，其中，针对每个CPU：中断控制器上设置有与该CPU一一对应的寄存器组，寄存器组中包括多个寄存器单元，每个寄存器单元与该CPU的外部CPU一一对应；基于该结构，不同CPU之间能够通过中断控制器作为中间媒介进行通信，能够实现同一CPU可同时和多个CPU进行通信，提高多CPU的通信效率。

技术领域

本申请涉及数据通信领域，尤其涉及一种支持多CPU间通信的电子设备及方法。

背景技术

随着集成电路行业的高速发展，现如今很多复杂的系统或者系统级芯片(SoC，System on Chip)芯片，需要多个中央处理器(CPU，central processing unit)共同协作实现较复杂的功能。各个CPU拥有各自私有的存储器、中断、内存等资源，但又需要共享异步收发传输器、串行外围设备接口等外部设备。因各自CPU属于独立的运行单元，各自运行不同的代码以及编译环境，存在造成多个CPU间共同完成一个任务较困难的问题。为此，相关技术中虽然实现了不同CPU之间的通信，但仅局限于两个主从CPU之间的通信，故此，多个CPU之间相互协作效率低。因此多CPU之间的通信效率有待提高。

发明内容

本申请的目的是提供一种支持多CPU间通信的电子设备，用以解决以下问题：多CPU之间的通信效率有待提高的问题。

本申请实施例提供一种支持多CPU间通信的电子设备，所述电子设备上设置有多个CPU、共享内存以及中断控制器，其中，针对每个CPU：所述中断控制器上设置有与所述CPU一一对应的寄存器组，所述寄存器组中包括多个寄存器单元，每个寄存器单元与所述CPU的外部CPU一一对应；

当所述CPU需要与任一目标CPU进行通信时，所述CPU作为触发CPU向所述共享内存写入待处理数据，并向所述目标CPU对应的寄存器单元写入用于表征通信类型的第一数据；

所述中断控制器，用于根据所述第一数据通知所述目标CPU与所述触发CPU进行通信；

所述目标CPU根据所述通知，从所述目标CPU对应的寄存器单元中读取通信类型；并，对所述共享内存中的待处理数据执行与所述通信类型对应的处理操作，并控制所述中断控制器对所述目标CPU对应的寄存器单元进行复位操作。

在一个实施例中，所述寄存器单元包括：状态寄存器和清除状态寄存器，其中：

所述触发CPU具体用于向所述目标CPU对应的所述状态寄存器中写入所述第一数据；

所述目标CPU具体用于从所述状态寄存器中读取所述第一数据；

所述目标CPU具体用于将用于指示执行所述复位操作的第二数据写入到所述目标CPU对应的所述清除状态寄存器中；

所述中断控制器具体用于基于所述第二数据对所述状态寄存器中的所述第一数据以及所述清除状态寄存器中的所述第二数据进行复位操作。

在一个实施例中，所述状态寄存器和所述清除状态寄存器均设置有n个比特位，且每种通信类型均由对应位置的至少一个比特位表示，其中n为正整数；

所述触发CPU具体用于向所述目标CPU对应的状态寄存器中且与所述通信类型对应位置的比特位上写入所述第一数据。

在一个实施例中，当多个目标CPU同时与所述CPU进行通信时，所述CPU还用于：

根据预先设定的CPU优先级依序执行各所述目标CPU指示的通信类型对应的操作。

在一个实施例中，当所述目标CPU指示的通信类型具有多种类型时，所述CPU还用于：