[发明专利]支持多CPU间通信的电子设备及方法

权利要求书

1.一种支持多中央处理器CPU通信的电子设备，其特征在于，所述电子设备上设置有多个CPU、共享内存以及中断控制器，其中，针对每个CPU：

所述中断控制器上设置有与所述CPU一一对应的寄存器组，所述寄存器组中包括多个寄存器单元，每个寄存器单元与所述CPU的外部CPU一一对应；

当所述CPU需要与任一目标CPU进行通信时，所述CPU作为触发CPU向所述共享内存写入待处理数据，并向所述目标CPU对应的寄存器单元写入用于表征通信类型的第一数据；

所述中断控制器，用于根据所述第一数据通知所述目标CPU与所述触发CPU进行通信；

所述目标CPU根据所述通知，从所述目标CPU对应的寄存器单元中读取通信类型；并，对所述共享内存中的待处理数据执行与所述通信类型对应的处理操作，并控制所述中断控制器对所述目标CPU对应的寄存器单元进行复位操作；

所述寄存器单元包括：状态寄存器和清除状态寄存器，其中：

所述触发CPU具体用于向所述目标CPU对应的所述状态寄存器中写入所述第一数据；

所述目标CPU具体用于从所述状态寄存器中读取所述第一数据；

所述目标CPU具体用于将用于指示执行所述复位操作的第二数据写入到所述目标CPU对应的所述清除状态寄存器中；

所述中断控制器具体用于基于所述第二数据对所述状态寄存器中的所述第一数据以及所述清除状态寄存器中的所述第二数据进行复位操作。

2.根据权利要求1所述的电子设备，其特征在于，所述状态寄存器和所述清除状态寄存器均设置有n个比特位，且每种通信类型均由对应位置的至少一个比特位表示，其中n为正整数；

所述触发CPU具体用于向所述目标CPU对应的状态寄存器中且与所述通信类型对应位置的比特位上写入所述第一数据。

3.根据权利要求1所述的电子设备，其特征在于，当多个目标CPU同时与所述CPU进行通信时，所述CPU还用于：

根据预先设定的CPU优先级，依序执行各所述目标CPU指示的通信类型对应的操作。

4.根据权利要求1所述的电子设备，其特征在于，当所述目标CPU指示的通信类型具有多种类型时，所述CPU还用于：

根据预先设定的类型优先级，依序执行所述多种类型中各通信类型对应的操作。

5.根据权利要求1所述的电子设备，其特征在于，所述多个CPU中每个CPU在所述共享内存中具有一一对应的内存块；当所述CPU需要与任一目标CPU进行通信时，所述CPU作为触发CPU向所述共享内存中与所述触发CPU对应的内存块中写入待处理数据。

6.根据权利要求1所述的电子设备，其特征在于，所述CPU和所述共享内存以及所述中断控制器之间通过总线控制协议进行通信。

7.一种支持多CPU通信的方法，其特征在于，应用于权利要求1-6中任一电子设备的CPU，所述电子设备上设置有多个CPU、共享内存以及中断控制器，其中，针对每个CPU：所述中断控制器上设置有与所述CPU一一对应的寄存器组，所述寄存器组中包括多个寄存器单元，每个寄存器单元与所述CPU的外部CPU一一对应；所述方法包括：

当所述CPU需要与任一目标CPU进行通信时，所述CPU作为触发CPU向共享内存写入待处理数据，并向所述目标CPU对应的寄存器单元写入用于表征通信类型的第一数据，以使所述寄存器单元所在的中断控制器根据所述第一数据通知所述目标CPU执行以下操作：从所述目标CPU对应的寄存器单元中读取通信类型；并，对所述共享内存中的待处理数据执行与所述通信类型对应的处理操作，并控制所述中断控制器对所述目标CPU对应的寄存器单元进行复位操作。