[发明专利]半导体器件以及控制半导体器件的方法在审
| 申请号： | 202011102904.7 | 申请日： | 2020-10-15 |
| 公开（公告）号： | CN112667559A | 公开（公告）日： | 2021-04-16 |
| 发明（设计）人： | 藤井太郎;田中照人;户川胜巳;户井崇雄 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G06N3/063;G06N3/04;G06N3/08 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李辉 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 以及 控制 方法 | ||
本公开涉及一种半导体器件以及控制半导体器件的方法。该半导体器件包括：数据路径，具有多个处理器元件；状态转变管理单元，管理数据路径的状态；以及并行计算单元，在并行计算单元中按顺序执行数据的输入和输出，并且并行计算单元的输出能够被多个处理器元件处置。
于2019年10月16日提交的日本专利申请No.2019-189601公开，包括说明书、附图和摘要，其通过整体引用并入本文。
背景技术
本发明涉及一种半导体器件和半导体器件的控制方法，例如，涉及一种具有多个处理器元件(在下文中，也被称为PE)的半导体器件和半导体器件的控制方法。
作为具有多个PE的处理器，存在可动态重配置的处理器(DRP，在下文中，也被称为阵列型处理器)。阵列型处理器可以动态地切换由PE和PE间等连接执行的运算内容，并且可以动态地重配置阵列型处理器的配置。
下文列出了公开的技术。
[专利文件1]日本未经审查的专利申请公开No.2001-312481。
发明内容
在先前评估了技术之后，本发明的发明人从灵活性等角度已发现了进一步改进该技术的空间。其他问题和新特征将根据对本说明书和附图的描述变得明显。顺便提及，专利文件1公开了阵列型处理器的技术，但是没有公开在保持高运算性能的同时灵活性优异的阵列型处理器。
根据一个实施例的半导体器件如下。
换句话说，半导体器件包括：数据路径，具有多个处理器元件；状态转变管理单元，管理与数据路径的配置有关的状态；以及并行计算单元，在并行计算单元中按顺序执行数据的输入和输出，并行计算单元的输出和/或输入由多个处理器元件处理。
根据一个实施例，可以提供半导体器件和半导体器件的控制方法，半导体器件能够在保持高运算性能的同时确保处理内容的灵活性。
附图说明
图1是示出根据第一实施例的半导体器件的配置的框图；
图2是示出根据第一实施例的并行计算单元的配置的框图；
图3A是用于说明根据第一实施例的状态转变管理单元的框图；
图3B是用于说明根据第一实施例的状态转变管理单元的框图；
图4是示出根据第一实施例的PE的配置的框图；
图5是示出神经网络的配置的示例的视图；
图6是示出神经网络的算术处理流程的示意图；
图7是示意地示出矩阵运算表达式的视图；
图8是示出矩阵运算表达式的视图；
图9是示出根据第一实施例的并行计算单元的配置的框图；
图10是示出已由根据第一实施例的阵列型处理器而实现的算术处理单元的功能块的视图；
图11是根据第一实施例的第一修改例的阵列型处理器的功能框图；
图12是根据第一实施例的第二修改例的阵列型处理器的功能框图；
图13是根据第一实施例的第三修改例的阵列型处理器的功能框图；
图14是根据第一实施例的第四修改例的阵列型处理器的功能框图；
图15是根据第一实施例的第五修改例的阵列型处理器的功能框图；
图16是根据第一实施例的第六修改例的阵列型处理器的功能框图；
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011102904.7/2.html，转载请声明来源钻瓜专利网。
