[发明专利]用于二进制标志确定的设备和方法在审
| 申请号： | 202011080609.6 | 申请日： | 2020-10-10 |
| 公开（公告）号： | CN112653448A | 公开（公告）日： | 2021-04-13 |
| 发明（设计）人： | R·佩拉尔;F·罗曼 | 申请（专利权）人： | 意法半导体（格勒诺布尔2）公司;意法半导体(鲁塞)公司 |
| 主分类号： | H03K19/20 | 分类号： | H03K19/20 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 董莘 |
| 地址： | 法国格*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 二进制 标志 确定 设备 方法 | ||
本公开的各实施例涉及用于二进制标志确定的设备和方法。一种用于确定第一二进制数据的进位数字指示符位的实施例方法，包括用于通过掩蔽操作而被掩蔽的第一二进制数据的处理的步骤，并且不包括第一二进制数据的任何处理步骤。
本申请要求于2019年10月11日提交的法国临时申请号1911347的权益，该申请通过引用并入本文。
技术领域
本公开总体上涉及电子系统和电路，并且更具体地涉及处理器和相关联的方法。本公开更具体地涉及被配置为处理掩蔽数据的处理器及其操作方法。
背景技术
处理器是存在于许多电子系统和电路中的电子组件，处理器被配置为通过执行来自计算机程序的命令和指令来处理数据。
在一些情况下，处理器可能必须处理机密数据。这些机密数据通常例如通过掩蔽被加密。
期望能够至少部分地改进已知处理器的某些方面。
发明内容
在本领域中需要更可靠的处理器。
在本领域中需要被配置为处理掩蔽数据的处理器。
在本领域中需要被配置为处理掩蔽数据而不实施这些数据的揭露操作的处理器。
一个实施例解决了已知处理器的缺点中的全部缺点或一些缺点。
一个实施例提供了一种用于确定第一二进制数据的进位数字指示符位的方法，包括用于通过掩蔽操作而被掩蔽的二进制数据的处理的步骤，并且不包括第一数据的任何处理步骤。
根据一个实施例，第一数据在确定期间不被揭露。
根据一个实施例，通过执行第二掩蔽数据和第三掩蔽数据的相加来获得第一数据。
根据一个实施例，被掩蔽的数据通过向要被掩蔽的数据添加掩码来进行掩蔽。
根据一个实施例，进位数字指示符位由以下等效公式提供：
Flag_C＝CD1_M xor CD2_M xor CADD_D_M xor CADD_M xor CD_MD
Flag_C＝CD1_M+CD2_M+CADD_D_M-CADD_M-CD_M
其中：
xor表示异或逻辑运算；
“+”表示加法运算；
“-”表示减法运算；
CD1_M表示在得到第二掩蔽数据的掩蔽操作期间能够出现的进位数字；
CD2_M表示在得到第三掩蔽数据的掩蔽操作期间能够出现的进位数字；
CADD_D_M表示在第二掩蔽数据和第三掩蔽数据的相加操作期间能够出现的进位数字；
CADD_MD表示在第二掩码和第三掩码的添加操作期间能够出现的进位数字；以及
CD_M表示在得到第一掩蔽数据的掩蔽操作期间能够出现的进位数字。
另一个实施例提供一种电路，该电路被配置为执行前述方法。
根据一个实施例，该电路包括三个比较器。
根据一个实施例，该电路还包括实施异或类型的逻辑门的一个电路。
根据一个实施例，实施异或类型的逻辑门的电路包括五个输入。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体（格勒诺布尔2）公司;意法半导体(鲁塞)公司，未经意法半导体（格勒诺布尔2）公司;意法半导体(鲁塞)公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011080609.6/2.html，转载请声明来源钻瓜专利网。
- 上一篇：停车辅助装置
- 下一篇：一种智能锁及其应急开启方法
