[发明专利]用于二进制标志确定的设备和方法在审
| 申请号: | 202011080609.6 | 申请日: | 2020-10-10 |
| 公开(公告)号: | CN112653448A | 公开(公告)日: | 2021-04-13 |
| 发明(设计)人: | R·佩拉尔;F·罗曼 | 申请(专利权)人: | 意法半导体(格勒诺布尔2)公司;意法半导体(鲁塞)公司 |
| 主分类号: | H03K19/20 | 分类号: | H03K19/20 |
| 代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 董莘 |
| 地址: | 法国格*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 二进制 标志 确定 设备 方法 | ||
1.一种方法,包括:
通过掩蔽操作掩蔽第一二进制数据;
处理被掩蔽的所述第一二进制数据;以及
在不直接处理所述第一二进制数据的情况下,确定所述第一二进制数据的进位数字指示符位。
2.根据权利要求1所述的方法,还包括:在所述确定所述进位数字指示符位期间,保持被掩蔽的所述第一二进制数据被掩蔽。
3.根据权利要求1所述的方法,其中所述掩蔽所述第一二进制数据包括向所述第一二进制数据添加掩码。
4.根据权利要求1所述的方法,还包括:通过执行第二掩蔽数据和第三掩蔽数据的相加,来获得被掩蔽的所述第一二进制数据。
5.根据权利要求4所述的方法,其中所述进位数字指示符位由以下公式中的一个公式确定:
FlagC=CD1_M xor CD2_M xor CADD_D_M xor CADD_MD xor CD_M;或
Flag_C=CD1_M+CD2_M+CADD_D_M-CADD_MD-CD_M
其中:
Flag_C表示所述进位数字指示符位;
“xor”表示异或逻辑运算;
“+”表示加法运算;
“-”表示减法运算;
CD1_M表示第一进位数字,所述第一进位数字在得到所述第二掩蔽数据的所述掩蔽操作期间能够出现;
CD2_M表示第二进位数字,所述第二进位数字在得到所述第三掩蔽数据的所述掩蔽操作期间能够出现;
CADD_D_M表示第三进位数字,所述第三进位数字在所述第二掩蔽数据和所述第三掩蔽数据的所述相加期间能够出现;
CADD_MD表示第四进位数字,所述第四进位数字在第二掩码和第三掩码的添加期间能够出现;以及
CD_M表示第五进位数字,所述第五进位数字在得到被掩蔽的所述第一二进制数据的所述掩蔽操作期间能够出现。
6.根据权利要求1所述的方法,还包括:将所述进位数字指示符位设置为“1”以指示进位数字的存在。
7.根据权利要求1所述的方法,还包括接收操作代码,所述操作代码指示将由所述处理执行的一个或多个操作。
8.根据权利要求1所述的方法,还包括:根据经处理的被掩蔽的所述第一二进制数据和所确定的所述进位数字指示符位,生成输出二进制数据和相关联的掩蔽数据。
9.一种电路,被配置为:
掩蔽第一二进制数据;
处理被掩蔽的所述第一二进制数据;以及
在不直接处理所述第一二进制数据的情况下,确定所述第一二进制数据的进位数字指示符位。
10.根据权利要求9所述的电路,还包括三个比较器,所述三个比较器被配置为确定所述进位数字指示符位。
11.根据权利要求9所述的电路,还包括异或逻辑门,所述异或逻辑门被配置为处理被掩蔽的所述第一二进制数据。
12.根据权利要求11所述的电路,其中所述异或逻辑门包括五个输入,所述五个输入被配置为接收两个掩蔽数据、其相关联的掩码以及加/减选择。
13.根据权利要求9所述的电路,还被配置为:在确定所述进位数字指示符位时,保持被掩蔽的所述第一二进制数据被掩蔽。
14.根据权利要求9所述的电路,其中所述电路被配置为掩蔽所述第一二进制数据包括:所述电路被配置为向所述第一二进制数据添加掩码。
15.根据权利要求9所述的电路,还被配置为:通过执行第二掩蔽数据和第三掩蔽数据的相加来获得被掩蔽的所述第一二进制数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(格勒诺布尔2)公司;意法半导体(鲁塞)公司,未经意法半导体(格勒诺布尔2)公司;意法半导体(鲁塞)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011080609.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:停车辅助装置
- 下一篇:一种智能锁及其应急开启方法





